简历初筛详情

ID id

958

请求 ID request_id

1-6aabda73-1556c9-7266531c3441

提取时间 extracted_at

2026-09-17 12:19:42

source_bucket source_bucket

langbowei-static

源对象 source_object

parsed/resumes/1-6aabda73-1556c9-7266531c3441__widget_1704704635359_0.pdf.parsed.json

对象大小 object_size

13065

event_name event_name

ObjectCreated:PutObject

event_time event_time

2026-09-17T12:19:41.000Z

etag etag

3473CA4CA088BAC0794DE763B1885197

model model

qwen3.7-plus

文本长度 text_length

6183

jd_text jd_text

产研周远泽 2026-07-05T16:00:00.000Z FPGA工程师-深圳 2 全职普通 2026-07-30T16:00:00.000Z 关于朗伯威LAMBERV 高端视觉传感器供应商 | 国家级高新技术企业 | 清华团队 | 高速成长期企业朗伯威中国官网：www.lamberv.com 任职要求： 1、统招本科以上学历，3年以上图像处理/信号处理算法FPGA开发经验； 2、熟练的掌握掌握Verilog语言； 3、有高速信号调试经验，熟悉MIPI，PCIE，USB等接口；熟悉LVDS； 4、具有大规模电路逻辑设计经验和调试经验，能够解决复杂的时序问题； 5、具备数量阅读英文文档的能力； 6、能接受研发攻关期加班和一定的工作压力。岗位职责： 1、负责超高分辨率智能工业相机、计算成像传感产品的图像、视觉算法的硬件逻辑实现方案论证； 2、负责FPGA逻辑的设计、开发、调试以及维护等工作； 3、配合软件、硬件工程师进行产品设计开发过程中的软硬件联调和验证； 4、负责FPGA相关文档的撰写和整理。公司福利 1、办公室咖啡、小零食每日无限量供应； 2、核心团队来自清华大学，公司业务高速健康增长，产品研发采用前沿技术路线，提供有竞争力的职业晋升机会。 3、团队扁平化管理，成员年轻化，只要敢拼敢干，空间不设限；图像。LVDS 22-30K HC2026070605 67adaef1fe156cbf02573142 00050 [{'name': '周远泽', 'username': 'c945b5g9', 'status': 1, 'type': 0, 'departments': [3], 'integrate_id': 'c945b5g9'}, {'name': '唐汇沙', 'username': 'adb78383', 'status': 1, 'type': 0, 'departments': [3], 'integrate_id': 'adb78383'}] [{'name': '杨心杰', 'username': 'e3378688', 'status': 1, 'type': 0, 'departments': [29], 'integrate_id': 'e3378688'}] [{'name': '杨心杰', 'username': 'e3378688', 'status': 1, 'type': 0, 'departments': [29], 'integrate_id': 'e3378688'}] [{'name': '户孝围', 'username': '3eabb56d', 'status': 1, 'type': 0, 'departments': [22, 4], 'integrate_id': '3eabb56d'}] 社招深圳-源政创业大厦 3-5年大小周(早9晚9) 通过 2026-07-05T16:00:00.000Z 已启动 2026-07-05T16:00:00.000Z 116 36 21 8 3 1 7 1 2 未完成 0.5 FPGA 研发 80.58372093

r1_json r1_json

无数据

r2_json r2_json

无数据

r3_json r3_json

无数据

extracted_json extracted_json

JSON

{
    "summary": {
        "overall_match": "候选人具备扎实的FPGA开发与图像处理算法落地经验，核心技术高度匹配，项目成果丰富，整体匹配度极高。",
        "key_strengths": [
            "具备3年以上图像处理FPGA开发经验，熟练掌握Verilog及跨时钟域时序分析",
            "拥有从算法设计到RTL实现及量产落地的完整项目经验，技术闭环能力强",
            "最近一段正式工作经历超过24个月，职业稳定性良好"
        ],
        "key_concerns": [
            "简历未明确提及MIPI、PCIE、USB等特定高速接口经验，仅体现LVDS与AXI",
            "期望薪资、到岗时间及对大小周\/早9晚9工作节奏的接受意愿均未说明"
        ],
        "recommendation_summary": "候选人技术能力与岗位核心需求高度契合，项目经验丰富且具备量产经验，稳定性达标。虽部分接口经验及工作节奏意愿未明确，但不影响其高技术匹配度，建议强烈推荐并跟进沟通细节。"
    },
    "dimensions": [
        {
            "name": "tech_power",
            "raw_score": 88,
            "confidence_level": "high",
            "jd_requirement": "统招本科以上，3年以上图像处理\/信号处理算法FPGA开发经验；熟练Verilog；熟悉MIPI\/PCIE\/USB\/LVDS等高速接口；具备大规模逻辑设计与时序解决能力；熟练阅读英文文档。",
            "resume_fulfillment": "硕士学历满足要求。具备约3.2年图像处理FPGA正式工作经验（保凌影像+华怡丰）。熟练使用Verilog，具备跨时钟域时序分析与复杂时序收敛经验。有LVDS、AXI及HDMI接口经验，但未明确提及MIPI\/PCIE\/USB。英文文档阅读能力未提及。主导过激光测距算法量产及音视频图像处理项目，技术深度与项目成果优秀。"
        },
        {
            "name": "stability",
            "raw_score": 75,
            "confidence_level": "medium",
            "jd_requirement": "未明确说明，依据历史任职年限与稳定性规则评估。",
            "resume_fulfillment": "最近一段正式工作（华怡丰）任职超过24个月，直接视为稳定。历史工作经历连贯，无频繁跳槽记录。"
        },
        {
            "name": "salary_match",
            "raw_score": 50,
            "confidence_level": "low",
            "jd_requirement": "22-30K",
            "resume_fulfillment": "候选人未提供期望薪资，信息缺失，无法评估匹配度。"
        },
        {
            "name": "pace_match",
            "raw_score": 60,
            "confidence_level": "low",
            "jd_requirement": "深圳，大小周(早9晚9)，能接受研发攻关期加班和压力。",
            "resume_fulfillment": "意向城市为深圳，地点匹配。但未说明是否接受大小周、早9晚9及加班安排，也未提供到岗时间，关键意愿信息缺失。"
        },
        {
            "name": "communication",
            "raw_score": 95,
            "confidence_level": "high",
            "jd_requirement": "此项为简历信息表达质量评估，JD无直接要求。",
            "resume_fulfillment": "简历模块清晰，阅读顺序合理；任职时间、职位、公司和项目字段完整；能清晰说明项目背景、个人动作与量化结果（如顺利量产、解决特定技术问题）；技能与经历时间线一致，表达专业度高。"
        }
    ],
    "match_score": 83.7,
    "overall_confidence": 0.71,
    "recommendation": "strong_approve"
}

composite_score composite_score

0

recommended_action recommended_action

output_key output_key

structured/parsed/resumes/1-6aabda73-1556c9-7266531c3441__widget_1704704635359_0.pdf.parsed.json.screening.json

状态 status

success

error_message error_message

无数据

raw_event raw_event

JSON

{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-09-17T12:19:41.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 13065,
                    "eTag": "3473CA4CA088BAC0794DE763B1885197",
                    "key": "parsed\/resumes\/1-6aabda73-1556c9-7266531c3441__widget_1704704635359_0.pdf.parsed.json",
                    "objectMeta": {
                        "mimeType": "application\/json"
                    },
                    "size": 13065
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "ca5b3a7a3f9032c56d393bfb816e6376962c91d8"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.129"
            },
            "responseElements": {
                "requestId": "6AABDADDBB88E13738863AD0"
            },
            "userIdentity": {
                "principalId": "300891235492433224"
            }
        }
    ]
}

创建时间 created_at

2026-09-17 20:20:46

记录详情