{
    "basic_info": {
        "name": "何优",
        "gender": null,
        "phone": null,
        "email": null,
        "age": "32",
        "birth_date": null,
        "location": null,
        "work_years": "8.0"
    },
    "education": [
        {
            "school": "广西师范大学",
            "major": "电子信息工程",
            "degree": "本科",
            "graduation_year": "2018"
        }
    ],
    "job_intention": {
        "expected_position": "集成电路IC设计",
        "expected_salary": "30-40K",
        "expected_city": "深圳",
        "availability": null
    },
    "skills": [
        "时序分析",
        "时序约束",
        "时序优化",
        "ISP图像算法开发",
        "Xilinx EDA",
        "Altera EDA",
        "国产FPGA EDA",
        "SoC开发",
        "DDR3",
        "DDR4",
        "VGA",
        "SDI",
        "HDMI",
        "MIPI",
        "Camerlink",
        "FPGA",
        "Verilog",
        "Zynq",
        "Linux shell",
        "PCB工艺"
    ],
    "work_experience": [
        {
            "company": "深圳英美达医疗技术有限公司",
            "position": "fpga工程师",
            "duration": "2022\/08 - Present",
            "description": "1、负责公司 *****、***** 分辨率的内窥镜项目的部分 ISP 图像算法开发工作\n2、负责公司 *****、***** 分辨率的内窥镜项目的图像输入、输出显示接口开发工作\n3、参与内窥镜项目的前期芯片选型、板卡设计和资源评估工作\n4、负责 4K 内窥镜的前期预研开发工作，并输出相关设计文档"
        },
        {
            "company": "广州创龙电子科技有限公司",
            "position": "FPGA开发",
            "duration": "2018\/08 - 2021\/03",
            "description": "1. 负责公司 Xilinx Spartan6、Artix7、Kintex7、Zynq 系列 FPGA 平台板卡的接口开发以及验证。\n2. 配合 DSP、ARM 开发人员的程序联调，实现 FPGA 与 DSP\/ARM 异构平台的处理器间通信开发。\n3. 负责项目开发的 FPGA 选型、资源评估与方案评估及开发。\n4. 负责客户反馈 Xilinx Spartan6、Artix7、Kintex7、Zynq 系列 FPGA 平台的BUG 修护工作。"
        },
        {
            "company": "上海V3科技有限公司",
            "position": "FPGA实习生",
            "duration": "2017\/10 - 2018\/02",
            "description": "主要负责FPGA 的开发学习，跟导师从RX232、SPI、IIC三大协议、VGA模块程序设计，再到项目图像sobelt边缘检测，千兆以太网数据传输和SOC架构的FPGA开发"
        },
        {
            "company": "桂林市旗诚电子科技有限公司",
            "position": "实习生",
            "duration": "2017\/07 - 2017\/09",
            "description": "主要工作是焊接smt贴片，包括电容电阻，LED，芯片等贴片封装的元器件。负责流水线上某环节的焊接。"
        }
    ],
    "project_experience": [
        {
            "name": "内窥镜设备系统",
            "role": "FPGA工程师",
            "duration": "2022\/08 - Present",
            "description": "整个内窥镜设备系统主要实现以下功能：\n1、实现对不同 sensor 进行配置，通过 MIPI 接口输入到 FPGA 进行图像数据解包。\n2、只能 SDI 接口输入实现图像画中画功能\n3、实现 ISP Pipline，对图像进行黑电平矫正、坏点检测、镜头阴影矫正，BayerNR、去马赛克、自动白平衡、GAMMA、CCM、3DLUT、降噪等算法处理\n4、实现 OSD、图像冻结、图像保存和图层叠加等功能\n5、实现 SDI、HDMI 2.0、DVI、DP 等显示接口\n本人在该项目的主要参与所有图像输入输出的视频接口：MIPI、SDI、HDMI 2.0 DP 等；ISP 的黑电平矫正、去马赛克、自动白平衡、GAMMA、CCM、降噪算法的实现与开发工作；以及图像的冻结，图层叠加和 OSD 功能"
        },
        {
            "name": "SOC的视频图形采集系统",
            "role": "开发",
            "duration": "2019\/10 - 2020\/01",
            "description": "使用Zynq平台开发，工业相机采集的图像数据通过Camerlink接口传输到 FPGA，经过Camerlink解码模块，把 LVDS的差分图像数据解码成RGB888和行场同步信号，通过 v vid in axi4s IP 核把 RGB888 格式的图像数据转换成 AXI4 Stream 总线，传输到VDMA把 RGB图像数据存储到 PS 端 DDR3中。v mix IP 核读取DDR3中的图像数据传输到 v axi4s vid out IP 核，最后通过HDMI接口 在液晶屏幕上显示实时采集的图像。整个图像采集系统可实现帧率、曝光、图像分辨率的调节。IP 核的配置采用 Linux shell 脚本方式。\n项目总结：通过这次项目经历，掌握 FPGA 对 Cameralink高速视频接口的驱动开发，熟悉了 Linux shell 脚步来实现配置 IP 核的开发方式，对 Zynq 平台的开发有了进一步提升。"
        },
        {
            "name": "基于异构SOC电力采集系统",
            "role": "开发",
            "duration": "2019\/06 - 2019\/09",
            "description": "使用 Ep4ce55f23i7平台开发，实现 5片 AD7616 同时对外部 80 路电压进行采集，采集到的 5片 AD 数据分为 5 组 16bit 且通道排序为 0-15 的顺序组成形式，分别缓存到 5个 FIFO中，通过 计数器计数5 个 FIFO中所存储的AD数据量。由于 5片 AD7616 同时采集电压，故5 个 FIFO同一时刻 缓存到的 AD 数据量是一至的，在计数器达到16384个数据量后，FPGA产生中断信号传送到AM5728，AM5728 获取到中断信号通过 GPMC 总线发起读指令，读的数据总量为 16384*5*16bit，"
        },
        {
            "name": "基于FPGA的多功能小车",
            "role": "FPGA工程师",
            "duration": "2016\/04 - 2016\/05",
            "description": "业绩：\n参加“智联杯”第一届FPGA创新设计大赛二等奖\n内容：\n手机端通过蓝牙串口APP连接蓝牙，控制小车的前进、后退、左转、右转、加速功能，且可切换小车的自动避障模式、黑带循迹模式、自由模式。在小车上还实现了小车的测速功能，可通过LCD1602液晶显示小车的车速。"
        }
    ],
    "certifications": [],
    "self_evaluation": null
}

{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-09-18T14:53:44.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 432641,
                    "eTag": "A8C4C8F9A87EAB10ADCDD5706C6236E9",
                    "key": "resumes\/1-6aad5077-15c13e-6e37320ac6ca__widget_1704704635359_merged.png",
                    "objectMeta": {
                        "mimeType": "image\/png"
                    },
                    "size": 432641
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "6ace21aabfd5f4f41034504922b3ff7128aa76bb"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.120"
            },
            "responseElements": {
                "requestId": "6AAD5078ACDEFA3434532CA8"
            },
            "userIdentity": {
                "principalId": "300034963247836315"
            }
        }
    ]
}