简历解析详情

简历解析 #1005

记录详情

返回列表
请求 ID
1-6aad515e-15bae8-e49c46d2a4ba
状态
success
创建时间
2026-09-18 23:00:30
ID id
1005
请求 ID request_id
1-6aad515e-15bae8-e49c46d2a4ba
解析时间 parsed_at
2026-09-18 14:57:36
source_bucket source_bucket
langbowei-static
源对象 source_object
resumes/1-6aad515e-15bae8-e49c46d2a4ba__widget_1704704635359_merged.png
对象大小 object_size
694074
文件类型 file_type
png
姓名 name
魏承功
手机号 phone
event_name event_name
ObjectCreated:PutObject
event_time event_time
2026-09-18T14:57:35.000Z
region region
cn-hangzhou
etag etag
8CECEDB74BBB98607DA9D97C5F3C2A0B
文本长度 text_length
3973
parsed_result parsed_result
JSON
{
    "basic_info": {
        "name": "魏承功",
        "gender": "",
        "phone": "",
        "email": "",
        "age": "46",
        "birth_date": "",
        "location": "",
        "work_years": "17.8"
    },
    "education": [
        {
            "school": "长春理工大学",
            "major": "电路与系统",
            "degree": "硕士",
            "graduation_year": "2008"
        },
        {
            "school": "青岛科技大学",
            "major": "电子信息工程",
            "degree": "本科",
            "graduation_year": "2003"
        }
    ],
    "job_intention": {
        "expected_position": "FPGA开发",
        "expected_salary": "30-55K",
        "expected_city": "深圳",
        "availability": "随时到岗"
    },
    "skills": [
        "FPGA设计流程",
        "RTL设计",
        "仿真",
        "综合",
        "布局布线",
        "时序分析",
        "在线调试",
        "Xilinx",
        "Altera",
        "Lattice",
        "Vivado",
        "Quartus",
        "Radiant",
        "ModelSim",
        "HDMI",
        "LVDS",
        "MIPI",
        "DP",
        "SDI",
        "VBYONE",
        "CAMERALINK",
        "GTX",
        "DVP",
        "ZYNQ",
        "ARM",
        "ORCAD",
        "ALLEGRO",
        "原理图设计",
        "PCB设计",
        "模拟电路设计",
        "数字电路设计",
        "图像处理算法",
        "硬件单板调试",
        "系统集成",
        "嵌入式硬件开发",
        "Verilog",
        "Cadence",
        "技术管理",
        "系统架构"
    ],
    "work_experience": [
        {
            "company": "深圳市阿珂法先进技术有限公司",
            "position": "FPGA开发",
            "duration": "2024\/04 - 2025\/12",
            "description": "1)完成了基于滨松S11639传感器的单路光纤光谱仪开发,主要工作内容包括原理图和pcb设计,bom制作,fpga代码开发,采用xilinx 7a50t fpga和滨松S11639线阵cmos传感器,传感器像素点数2048,光谱响应范围200-1000nm,FPGA主要完成SENSOR驱动,ad9826采集,测温模块开发,eeprom模块开发,USB接口开发,串口开发等功能;支持单次触发采集和连续触发采集,支持积分设置,支持1到2048个长度像素传输等功能;产品已正式量产。\n2)完成了基于东芝TCD1304传感器的3路光纤光谱仪开发,主要工作内容包括原理图和pcb设计,bom制作,fpga代码开发,采用xilinx 7a50t fpga,东芝TCD1304线阵cmos传感器,像素点数3648,光谱响应范围300-1000nm,FPGA主要完成SENSOR驱动,ad9826采集,测温模块开发,eeprom模块开发,USB接口开发,串口开发等功能;支持单次触发采集和连续触发采集,支持积分设置,支持1到3648个长度像素传输等功能;产品已正式量产。"
        },
        {
            "company": "深圳市瑞立视多媒体科技有限公司",
            "position": "fpga高级工程师·研发部",
            "duration": "2021\/02 - 2024\/01",
            "description": "1)完成基于 ZYNQ7020 的高帧率红外动捕相机的原理图和 PCB 设计,分别采用 ON 和 CMOSIS CMV2000 高帧率红外 SENSOR,最高 2048X2048 的超高分辨率,最高 340fps 的帧率,FPGA 主要配置 PS 外设;CMOS SENSOR 配置和视频数据解码,ISP 处理流程(图像降噪、图像滤波处理等);连通域检测、质心计算等算法实现;图像编码,数据格式转换;\n2)完成了基于python1300双目相机设计,该相机采用xilinx 7a100t FPGA,实现 sensor 的驱动开发和数据采集,同步设计,通过 FPGA实现硬件计算质心等特征点,CYUSB3014 将计算结果和原图送给电脑上位机,CYUSB3014 同时接收上位机指令和实现对下位机控制的功能。"
        },
        {
            "company": "深圳市大像视讯科技有限公司",
            "position": "技术经理",
            "duration": "2017\/09 - 2020\/12",
            "description": "1)负责公司LED显示屏智能识别视频处理器整体架构设计,采用的FPGA主要是SPARTAN6、K7系列,完成了系统控制卡、HDMI输入卡、DVI输入卡、SDI输入卡、视频输出卡、4路、8路、16路发送卡、交换底板、电源板以及V6、V8、V10、V12接收卡的器件选型和原理图设计、PCB设计、BOM制作、物料采购以及样机调试,以上各种单板都是FPGA+MCU(ARM)架构,所开发的产品已经通过多家LED显示屏厂家测试;\n2)完成了基于K7架构的四路HDMI\/DVI视频输入和HDMI\/DVI视频输出的FPGA代码设计;支持智能拼接、智能控制,支持全拼接同步,图像处理、画面拼接于一体,实现视频多路输入输出;\n3)完成洲明、雷曼、视爵、光祥、德彩、泰享等公司HUB底板设计。"
        },
        {
            "company": "深圳市恒扬数据股份有限公司",
            "position": "高级FPGA工程师·研发部",
            "duration": "2015\/05 - 2017\/08",
            "description": "1)参与NGIS正交架构分流器的开发,器件选型Xilinx xcvu160-fgb2104-2-e FPGA,分流器主要用于采集10GE、100GE不同的链路数据,解析并剥离 GTP\/GRE 等移动网\/专网隧道,提取原始报文。支持五元组\/URL\/IMSI\/报文特征等多维过滤与策略路由。设备主要应用在三大运营商的IDC\/IPS信息安全管理系统、4G日志留存系统以及其他信息安全系统。平台某项目中交换模块的代码设计和功能调试;主要完成TCAM模块设计和开发。\n2)完成基于Xilinx ku060的gzip流式解压分流器开发,使用加速卡对同时多路包含压缩文件的报文进行流式解压,待解压数据由host通过PCIe-DMA下发加速卡,并将解压压缩数据流式上传到host的业务模块。\n3)负责工程的策略实现、时序约束和时序优化。"
        },
        {
            "company": "深圳市源拓光电技术有限公司",
            "position": "研发部经理·研发部",
            "duration": "2009\/03 - 2015\/05",
            "description": "1)完成了1路到64路多功能数字光端机并投放市场,支持数据、以太网、电话、报警、音、视频等多种功能,可按照要求生产不同功能的光端机;\n2)具有FPGA高速串行接口开发经验;熟悉视频编解码与传输,熟悉音视频的AD\/DA转换,具有良好的视频图像专业知识;熟悉多种音视频接口在FPGA上的应用:TVI、CVI、CVBS、SDI、HDMI等。"
        },
        {
            "company": "研祥智能科技股份有限公司",
            "position": "FPGA工程师·技术研究院",
            "duration": "2008\/03 - 2009\/03",
            "description": "1)完成了某平台CPCI接口代码设计;\n2)完成完成了ISA转同步串口的CPLD代码设计,通过ISA总线控制多个同步串口芯片。"
        }
    ],
    "project_experience": [
        {
            "name": "光纤光谱仪",
            "role": "FPGA开发",
            "duration": "2024\/06 - 2025\/04",
            "description": "完成了基于滨松S11639传感器的单路光纤光谱仪开发,主要工作内容包括原理图和pcb设计,bom制作,fpga代码开发,采用xilinx 7a50t fpga和滨松S11639线阵cmos传感器,传感器像素点数2048,光谱响应范围200-1000nm,FPGA主要完成SENSOR驱动,ad9826采集,测温模块开发,eeprom模块开发,USB接口开发,串口开发等功能;支持单次触发采集和连续触发采集,支持积分设置,支持1到2048个长度像素传输等功能;产品已正式量产。"
        },
        {
            "name": "高帧率红外相机开发",
            "role": "FPGA设计",
            "duration": "2021\/02 - 2023\/12",
            "description": "完成基于 ZYNQ7020的高帧率红外动捕相机的原理图设计和 FPGA 开发,分别采用 ON 和 CMOSIS CMV2000高帧率红外 SENSOR ,最高2048X2048的超高分辨率,最高340fps 的帧率,主要实现了最高16路 LVDS 高速接口的视频解码、RAW转 RGB ,灰度处理、连通域检测、质心计算等算法,将处理后的视频数据通过网口上传到上位机做进一步处理。"
        },
        {
            "name": "LED视频处理器",
            "role": "架构设计",
            "duration": "2018\/09 - 2020\/12",
            "description": "负责公司LED显示屏智能识别视频处理器整体架构设计,采用的FPGA主要是SPARTAN6、K7系列,完成了系统控制卡、HDMI输入卡、DVI输入卡、SDI输入卡、视频输出卡、4路、8路、16路发送卡、交换底板、电源板以及V6、V8、V10、V12接收卡的器件选型和原理图设计、PCB设计、BOM制作、物料采购以及样机调试;基于K7架构的四路HDMI\/DVI视频输入和HDMI\/DVI视频输出的FPGA代码设计。"
        }
    ],
    "certifications": [
        "大学英语四级",
        "大学英语六级",
        "CET-6"
    ],
    "self_evaluation": ""
}
output_key output_key
parsed/resumes/1-6aad515e-15bae8-e49c46d2a4ba__widget_1704704635359_merged.png.parsed.json
状态 status
success
error_message error_message
无数据
raw_event raw_event
JSON
{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-09-18T14:57:35.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 694074,
                    "eTag": "8CECEDB74BBB98607DA9D97C5F3C2A0B",
                    "key": "resumes\/1-6aad515e-15bae8-e49c46d2a4ba__widget_1704704635359_merged.png",
                    "objectMeta": {
                        "mimeType": "image\/png"
                    },
                    "size": 694074
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "6ace21aabfd5f4f41034504922b3ff7128aa76bb"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.119"
            },
            "responseElements": {
                "requestId": "6AAD515FC492EF3039436464"
            },
            "userIdentity": {
                "principalId": "300034963247836315"
            }
        }
    ]
}
创建时间 created_at
2026-09-18 23:00:30