{
    "basic_info": {
        "name": "施杨",
        "gender": "男",
        "phone": "13580346606",
        "email": "alvanyoung@163.com",
        "age": "44",
        "birth_date": null,
        "location": "广州",
        "work_years": "19.0"
    },
    "education": [
        {
            "school": "电子科技大学中山学院",
            "major": "电子科学与技术",
            "degree": "本科",
            "graduation_year": "2007"
        }
    ],
    "job_intention": {
        "expected_position": "数字前端工程师\/FPGA工程师",
        "expected_salary": "28-40k×14薪",
        "expected_city": "广州、深圳、珠海、惠州、东莞、杭州",
        "availability": null
    },
    "skills": [
        "PM",
        "FPGA",
        "Verilog",
        "逻辑设计",
        "项目管理",
        "IC设计",
        "芯片设计",
        "EDA技术",
        "C语言",
        "C++",
        "Python",
        "电路分析",
        "模拟电路",
        "数字电路",
        "微机原理",
        "单片机技术",
        "ISP Pipeline",
        "VCS",
        "Verdi",
        "DC",
        "Spyglass",
        "Vivado",
        "ISE",
        "Modelsim",
        "AMBA总线",
        "AHB",
        "APB",
        "AXI",
        "I2C",
        "UART",
        "SPI",
        "DDR",
        "SOC IP集成",
        "IOMUX",
        "FPGA原型验证",
        "Tape-out",
        "寄存器调试",
        "跨时钟域设计"
    ],
    "work_experience": [
        {
            "company": "深圳今日芯科技有限公司",
            "position": "芯片数字前端设计工程师",
            "duration": "2025\/11-2026\/03",
            "description": "协助公司完成了一版MPW的前端设计。核心职责：负责视频类SOC芯片的前端设计和SOC集成工作，并搭建相应的环境。1、SOC的IP集成：完成PLL，USB2.0、4 Lane MIPI DPHY高度外设IP顶层集成，支撑图像芯片数据传输通路。2、接口模块设计：设计USB2.0 UTMI转接模块、MIPI DPHY配置转接模块、IOMUX引脚复用控制模块；并搭建VCS+Verdi仿真环境，完成接口时序验证。3、环境搭建：搭建MIPI DPHY IP的DC综合环境，并重建全新的FPGA原型验证工程。"
        },
        {
            "company": "安徽光智科技有限公司广州分公司",
            "position": "高级FPGA工程师",
            "duration": "2025\/05-2025\/07",
            "description": "负责红外制冷机芯的FPGA功能代码实现、调试与更新：通过FPGA的DVP接口接收红外制冷机芯输出的AD数据，在FPGA内部完成校正、滤波等算法处理，将数据输出至USB接口，支持PC应用软件以灰度\/伪彩色形式显示视频。维护现有红外产品的FPGA版本，根据客户需求修改FPGA代码，提供FPGA功能及接口更新的售后服务。"
        },
        {
            "company": "上海齐感电子科技有限公司",
            "position": "芯片设计工程师",
            "duration": "2023\/03-2024\/11",
            "description": "负责网络摄像头（IPC）SOC芯片模块（ISP+G2D+其他）的RTL设计和数模IP的SOC集成。1、图像算法模块（ISP链路+G2D）的RTL设计。2、SOC的IP集成：写了SARADC、Audio Codec、eFUSE等IP的wrapper封装代码，支持寄存器动态配置，完成SOC集成。3、其他模块的设计：独立完成IOMUX引脚复用控制模块，和5线4相电机的PWM控制模块的设计。4、芯片的FPGA验证：基于Xilinx FPGA的原型验证平台，完成了上述模块实板验证\/调试工作。"
        },
        {
            "company": "广州市盛光微电子有限公司",
            "position": "芯片设计工程师",
            "duration": "2013\/11-2023\/02",
            "description": "协助公司先后成功流片两次：芯片型号分别为GSG3081（MPW）和GSG3082（full mask）。核心工作：视频梳理SOC芯片的图像算法RTL开发，统筹芯片模块的项目管理。1、智能算法\/视觉模块设计及模块维护（OSD图层叠加、智能算法、安全加密模块、ISP模块维护）。2、全流程交付（算法评估、Verilog编码、仿真、代码检查、FPGA验证、DC综合及PPA优化）。3、项目管理（PMP落地），独立负责OSD和Haar人脸检测两个芯片模块的项目管理和推进工作。"
        },
        {
            "company": "广州威创视讯科技股份有限公司",
            "position": "FPGA逻辑工程师",
            "duration": "2010\/04-2013\/09",
            "description": "1、两路DVI视频采集项目：基于Xilinx V5系列FPGA，搭建图像采集逻辑，使用DDR2做帧缓存，实现画中画、图像叠加、缩放等多模式显示。2、后置摄像头定位项目：基于Xilinx V5系列FPGA，接收CMOS芯片传输的摄像头数据，解码为可识别图像数据并分析计算坐标数据。3、COB LED驱动IC FPGA原型开发：独立完成FPGA整体设计方案，Verilog编码，仿真调试，对接IC设计厂商完成驱动IC规格的定义与验证。"
        },
        {
            "company": "广州市宜通世纪科技有限公司",
            "position": "FPGA工程师",
            "duration": "2007\/03-2010\/03",
            "description": "1、基站拨测设备FPGA研发：FPGA实现SIM卡、以太网、CPU指令交互逻辑，完成通讯指令转发与数据回传。2、SDH信令采集设备研发：用FPGA解析STM-1数据流，根据SDH传输协议识别指针，解码为63个E1通道，每个E1通道再解码为31个时隙，上传至CPU处理。"
        }
    ],
    "project_experience": [
        {
            "name": "数字前端逻辑的短期开发、设计、预研和技术支持",
            "role": null,
            "duration": "2025\/03-2026\/07",
            "description": "承接了编程器里面的FPGA的逻辑开发工作，主要是用FPGA的Verilog代码实现MCU芯片的读\/写\/擦除\/加密等逻辑，通过PC端的控制界面来实现编程器对MCU芯片的操作。承接了基于FPGA的逻辑分析仪的逻辑开发工作，主要实现了在原有的FPGA硬件平台上，通过监测相应管脚的电平变化来实现逻辑分析的功能。"
        },
        {
            "name": "OSD功能开发项目",
            "role": "项目负责人 + RTL设计",
            "duration": "2014\/03-2022\/06",
            "description": "全流程负责项目从0到1孵化及迭代更新，实现视频图像图形字符叠加层功能，用于显示系统参数、数据及图形，支持用户配置与参考。主导OSD的调研、需要实现的功能、资源评估和RTL编码的工作。统筹项目全周期，拆解开发任务，管控进度风险，协调软件、固件和验证等开发和交付。"
        },
        {
            "name": "人脸检测项目",
            "role": "项目负责人 + 算法的RTL设计",
            "duration": "2013\/11-2020\/06",
            "description": "负责项目统筹管理及核心开发工作。主导人脸检测算法的调研，从C算法建模到Verilog移植的运算量、存储资源和逻辑资源的评估，以及RTL实现的工作。统筹项目全周期，拆解开发任务、管控进度风险，协调算法和验证交付，以确保实现实时视频人脸的检测。"
        }
    ],
    "certifications": [],
    "self_evaluation": "深耕视频SOC数字IC前端设计10年+，专注图像算法的RTL实现（从Python\/C\/C++到RTL），熟悉ISP Pipeline，SOC IP集成并有芯片Tape-out经验（在盛光微电子时，曾成功流片两次）。1、图像算法专长：（1）ISP方面：RawNR（raw域降噪），GB（绿平衡），ColorBar，Demosaic（去马赛克），YNR（亮度降噪），UVNR（色度降噪），CAC（去紫边）。（2）G2D（2D图像加速）方面：OSD图层叠加，Alpha透明混合，二元\/三元光栅的实现。（3）智能算法的实现：前背景分离，Haar人脸检测，图像二值\/四值化。可独立完成算法可行性评估、资源评估、RTL编码、仿真、PPA面积\/时序优化。2、数字IC能力：（1）精通Verilog，熟练VCS\/Verdi\/DC\/Spyglass\/Vivado\/ISE等EDA工具。（2）熟悉AMBA总线（AHB\/APB\/AXI），I2C\/UART\/SPI\/DDR通讯接口。（3）具备SOC IP集成，IOMUX（pinmux）设计，FPGA原型验证经验，并完整参与Tape-out（full mask\/MPW）的前端设计工作。3、项目管理：具备从项目需求分析，方案设计，任务分配，风险管控到验收交付的项目管理经验；擅长跨算法、后端、验证的团队协同；可独立统筹芯片IP（模块）的开发工作。4、其他能力：寄存器调试，跨时钟域设计，红外成像设备中的FPGA设计。"
}

{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-10-13T02:08:47.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 288665,
                    "eTag": "318331D292B00910529AD8186CAB75AE",
                    "key": "resumes\/1-6acd92a6-15e69d-c05039e4c6b3__widget_1704704635359_0.pdf",
                    "objectMeta": {
                        "mimeType": "application\/pdf"
                    },
                    "size": 288665
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "6ace21aabfd5f4f41034504922b3ff7128aa76bb"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.140"
            },
            "responseElements": {
                "requestId": "6ACD92AEF02BB43136F056FA"
            },
            "userIdentity": {
                "principalId": "300034963247836315"
            }
        }
    ]
}