{
    "basic_info": {
        "name": "宋宜珂",
        "gender": "男",
        "phone": "18613702680",
        "email": "664575290@qq.com",
        "age": "31",
        "birth_date": null,
        "location": null,
        "work_years": "8.0"
    },
    "education": [
        {
            "school": "河南理工万方科技大学院",
            "major": "电子信息工程",
            "degree": "本科",
            "graduation_year": "2018"
        }
    ],
    "job_intention": {
        "expected_position": "FPGA开发",
        "expected_salary": null,
        "expected_city": "深圳",
        "availability": null
    },
    "skills": [
        "FPGA全栈开发",
        "Vivado",
        "Modelsim",
        "Questasim",
        "Matlab",
        "Xilinx Kintex\/Virtex",
        "DDR3\/DDR4高速存储",
        "Microblaze软硬核联合开发",
        "HDMI2.0",
        "LVDS",
        "AXI",
        "SPI",
        "UDP\/IP",
        "TCP\/IP",
        "10G\/25G高速网口开发",
        "MDDP\/Binary\/STEP\/FAST行情协议",
        "Verilog\/VHDL",
        "时序收敛与优化",
        "稀疏矩阵算法"
    ],
    "work_experience": [
        {
            "company": "深圳华锐分布式技术股份有限公司",
            "position": "FPGA开发",
            "duration": "2021\/08 - Present",
            "description": "1.数据中心FPGA低延迟方案设计与研发，针对金融高频交易场景，定制开发沪深两市行情硬件加速FPGA方案，负责方案架构设计、逻辑编码、仿真调试及性能优化。2.参与Smartnic、DPU相关的FPGA技术研发工作，依托Mellanox、Solarflare智能网卡，完成FPGA逻辑开发和时序优化，助力前沿FPGA技术在金融业务中顺利实现产品化落地。3.全程参与需求评审、模块设计、版本迭代到上线运维，协同软件完成软硬件联调，保障产品性能与稳定性达到行业领先水平。"
        },
        {
            "company": "深圳视显光电科技有限公司",
            "position": "FPGA开发",
            "duration": "2017\/12 - 2021\/02",
            "description": "1.负责FPGA逻辑设计、编码、仿真与硬件调试，主导视频图像处理类FPGA项目开发，涵盖HDMI接口、UHD信号生成、背光驱动等核心模块，确保项目需求高效落地。2.基于Xilinx FPGA芯片，完成Microblaze软硬核联合开发，优化FPGA逻辑架构，解决高速接口、时序约束、信号传输等技术难题，提升产品性能。3.协同软件、硬件团队完成FPGA软硬件联调，参与项目评审与开发流程优化，推动FPGA产品从研发到量产的全流程落地，保障产品稳定性与兼容性。"
        }
    ],
    "project_experience": [
        {
            "name": "行情硬件加速项目",
            "role": "负责人",
            "duration": "2021\/08 - Present",
            "description": "项目背景：高频量化交易对行情信息延时要求严苛，需基于FPGA开发超低延迟行情硬件加速方案。核心职责：主导沪深双市场、多版本FPGA行情加速产品全流程开发；负责FPGA时序约束与优化；主导行情协议解码重构；协同软件团队完成接口适配。技术难点与解决：解决TCP\/IP分片解析、行情解码延时、大型FPGA资源紧张、时序收敛等问题。业绩：行情处理延时较传统软件方案降低70%以上，产品在券商POC测试中多次斩获性能第一，已在数十家券商客户上线。"
        },
        {
            "name": "HDMI 接口设计",
            "role": "FPGA开发",
            "duration": "2020\/04 - 2021\/07",
            "description": "项目背景：公司高端视频播放器产品需支持4K@60Hz高清视频输入，需基于FPGA开发高性能HDMI2.0接口。核心职责：负责FPGA全流程开发，包括HDMI2.0接口架构设计、Verilog代码编写、基于Xilinx官方IP的二次开发等。技术难点与解决：解决Xilinx官方HDMI IP单路输入限制、视频分辨率切换卡顿、HDR信息解码不完整等问题。业绩：实现双路4K@60Hz视频输入与动态分辨率切换，产品应用于视频采集卡，占据同类产品15%市场份额。"
        },
        {
            "name": "UHD 信号发生器",
            "role": "FPGA开发",
            "duration": "2019\/05 - 2020\/03",
            "description": "项目背景：为满足公司内部产品测试及大屏厂客户测试需求，开发支持多信号源、多输出接口的UHD信号发生器。核心职责：负责FPGA软件架构设计、模块整合，基于Microblaze软核与SDK开发HDMI IP，完成DDR3高速存储接口优化。技术难点与解决：解决DDR3高速存储信号传输不稳定导致4K信号输出失真问题。业绩：实现4K信号稳定输出，成为公司内部测试核心设备，服务10+家大屏厂。"
        },
        {
            "name": "Local_Dimming 背光驱动",
            "role": "FPGA开发",
            "duration": "2018\/05 - 2019\/08",
            "description": "项目背景：高端液晶显示器需通过分区背光调节提升对比度、降低功耗，需基于FPGA实现Local_Dimming算法与LED驱动芯片控制。核心职责：负责FPGA逻辑开发、LED驱动芯片控制逻辑编写、Local_Dimming算法FPGA实现。技术难点与解决：解决分区亮度调节不同步问题。业绩：使显示器对比度提升40%以上，背光功耗降低25%，应用于高端液晶显示器，推动产品销量同比增长30%。"
        }
    ],
    "certifications": [],
    "self_evaluation": "1、资深 FPGA 全栈开发能力：深耕 FPGA 开发多年，主攻视频图像处理、金融硬件加速两大核心赛道，可独立主导 FPGA 项目从需求拆解、架构设计、代码仿真、板级调试到上线运维的全流程落地，精通 Vivado、Modelsim、Questasim、Matlab 等全套开发仿真工具，擅长复杂逻辑设计与整体性能调优。2、高速接口与存储架构功底扎实：精通 Xilinx Kintex\/Virtex 系列 FPGA 硬件架构，具备DDR3\/DDR4 高速存储、Microblaze 软硬核联合开发实战能力；熟练驾驭 HDMI2.0、LVDS、AXI、SPI 及 UDP\/IP、TCP\/IP 等各类通信协议，具备 10G\/25G 高速网口开发落地经验。3、金融低延迟 FPGA 专项核心优势：拥有金融行业专属 FPGA 开发经验，熟悉交易所MDDP\/Binary\/STEP\/FAST行情协议；熟悉Mellanox、Solarflare、Exanic 等高端高性能网卡，擅长时序收敛、链路优化，深谙高频交易场景低延迟设计痛点，可定制化搭建极致低延迟硬件加速方案。"
}

{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-07-28T10:48:46.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 164508,
                    "eTag": "950A12AF3D5CDA7D98A537D33F71CB33",
                    "key": "resumes\/1-6a68890e-15f3dc-5bdedaeb3d26__widget_1704704635359_0.pdf",
                    "objectMeta": {
                        "mimeType": "application\/pdf"
                    },
                    "size": 164508
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "6ace21aabfd5f4f41034504922b3ff7128aa76bb"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.155"
            },
            "responseElements": {
                "requestId": "6A68890EC8725731341D7CD7"
            },
            "userIdentity": {
                "principalId": "300034963247836315"
            }
        }
    ]
}