简历解析详情

简历解析 #404

记录详情

返回列表
请求 ID
1-6a68890c-156104-02bd9ef6fc01
状态
success
创建时间
2026-07-28 18:50:44
ID id
404
请求 ID request_id
1-6a68890c-156104-02bd9ef6fc01
解析时间 parsed_at
2026-07-28 10:48:47
source_bucket source_bucket
langbowei-static
源对象 source_object
resumes/1-6a68890c-156104-02bd9ef6fc01__widget_1704704635359_0.pdf
对象大小 object_size
1830104
文件类型 file_type
pdf
姓名 name
刘楷岳
手机号 phone
18589209801
event_name event_name
ObjectCreated:PutObject
event_time event_time
2026-07-28T10:48:45.000Z
region region
cn-hangzhou
etag etag
884DF262DFAD043E405E6C130C61661F
文本长度 text_length
4047
parsed_result parsed_result
JSON
{
    "basic_info": {
        "name": "刘楷岳",
        "gender": null,
        "phone": "18589209801",
        "email": "1207990876@qq.com",
        "age": null,
        "birth_date": null,
        "location": "深圳市南山区",
        "work_years": 2.3
    },
    "education": [
        {
            "school": "黑龙江大学",
            "major": "集成电路设计与集成系统",
            "degree": "本科",
            "graduation_year": "2021\/07"
        }
    ],
    "job_intention": {
        "expected_position": null,
        "expected_salary": null,
        "expected_city": null,
        "availability": null
    },
    "skills": [
        "Linux操作系统开发环境",
        "数字电路设计",
        "FPGA全开发流程",
        "ASIC芯片开发流程",
        "Verilog",
        "Modelsim",
        "VCS",
        "XILINX EDA设计工具",
        "Altera EDA设计工具",
        "FPGA原型验证",
        "底层架构与手动布局布线",
        "Synopsys",
        "DC",
        "Verdi",
        "DC_shell",
        "SDC",
        "C语言",
        "驱动程序开发",
        "软硬件联调"
    ],
    "work_experience": [
        {
            "company": "深圳晶科辉电子公司",
            "position": "FPGA负责人",
            "duration": "2025\/03 - Present",
            "description": "(1)负责超声模块中FPGA实现,分析空化形成算法与工程控制实现;(2)从零参与超声手术机器人原型机RTL设计板级调试,并成功落地;(3)撰写相关技术文档,配合软件工程师进行系统联调,协助硬件工程师完成PCB设计验证;"
        },
        {
            "company": "南京帕孚科技有限公司",
            "position": "数字前端工程师&FPGA工程师",
            "duration": "2022\/12 - 2025\/03",
            "description": "(1)与CTO共同制定产品相关部分设计方案;(2)负责项目和产品方案设计、RTL设计实现与仿真验证;(3)负责原型算法实现,测试验证编写、调试、维护;(4)追踪产品行业发展动向,参与售前技术支持方案,协助销售团队完成技术讲解;"
        }
    ],
    "project_experience": [
        {
            "name": "基于TCP\/IP及其寄存器模型的通信方案",
            "role": "FPGA负责人",
            "duration": "2025\/03 - Present",
            "description": "主导制定了基于TCP\/IP及其寄存器模型的通信方案,在保证可靠性的前提下,为复杂的硬件功能提供了简洁、统一的软件控制接口;实现了完整的应用层帧结构(帧头、帧序号、地址、数据、CRC校验帧尾),实现了请求-应答机制和错误重发机制,保证了通信的可靠和数据完整;"
        },
        {
            "name": "超声波空化精准控制算法",
            "role": "FPGA负责人",
            "duration": "2025\/03 - Present",
            "description": "设计并实现超声波空化精准控制算法(功率、脉宽、频率、占空比、聚焦深度等),包含256通道波束合成,焦点控制算法,实现了在水听器测试下毫米级手术刀精准度,并实现了中心原点附近5mm动态焦点可偏移;"
        },
        {
            "name": "高并发多板通信",
            "role": "FPGA负责人",
            "duration": "2025\/03 - Present",
            "description": "实现主FPGA和批量级副FPGA板半双工通信,建立完整的通信方案(包含请求应答,初始化,轮询,超时处理,错误重发),提升信号同步、解决板间通道串扰问题,确保控制指令的实时下发和执行;"
        },
        {
            "name": "空化采集256通道",
            "role": "FPGA负责人",
            "duration": "2025\/03 - Present",
            "description": "打通ADC采集到DDR3到板间通信到主板汇聚,再到TCP传送给软件的链路通信,解决DDR带宽冲突问题,实现了分布式高速采集+集中处理的通信链路;"
        },
        {
            "name": "动态配置FPGA板MCM\/PLL频率模块",
            "role": "数字前端工程师&FPGA工程师",
            "duration": "2022\/12 - 2025\/03",
            "description": "实现通过上位机SPI动态配置FPGA板MCM\/PLL频率模块DRP,使PC软件能够根据计算任务的实时动态,动态调节FPGA内核或加速时钟频率,使同一硬件电路可以根据流量兼容不同速率通信。并可以在不同频率下,根据算法模块的吞吐率,延迟和误码率,为系统寻找最高的性能和可接受误码率的最优工作频率点(Fmax);使设备可以短时间进入高负载模式完成批量数据处理,也能进入低功耗模式降低功耗;"
        },
        {
            "name": "基于PUF的物理不可克隆函数解决方案",
            "role": "数字前端工程师&FPGA工程师",
            "duration": "2022\/12 - 2025\/03",
            "description": "基于PUF的物理不可克隆函数解决方案实现;该方案已经应用于商业服务中,可在官网查询;探索PUF结构在硬宏逻辑上的实现,实现的结构有仲裁PUF,交叉耦合PUF(SRAM PUF),DPUF等结构;撰写ECC编解码模块,配合随机数模块实现抗侧信道攻击功能,嵌入国密算法方案;为物联网、边缘计算、高端SOC平台提供低成本高等级的硬件安全基础;"
        },
        {
            "name": "SM4和AES加解密算法模块",
            "role": "数字前端工程师&FPGA工程师",
            "duration": "2022\/12 - 2025\/03",
            "description": "SM4和AES加解密算法模块实现,并通过APB总线挂载RISCV CPU上,定义好对应的寄存器映射关系,通过IDE撰写对应的API驱动并在FPGA上调通;通过DC综合,撰写对应的SDC文件,使用SMIC_55lib进行综合,验证了时序,资源,功耗的可行性,并交付对应网表文件;"
        }
    ],
    "certifications": [],
    "self_evaluation": "爱好健身与长跑,细心沉稳,有耐心与恒心,能忍受长时间单一和枯燥。热爱读书和学习,有积极的探索精神,能快速了解与上手新知识。曾任黑龙江大学311实验室组长,参加比赛期间,经常为了能实现运算电路与程序,而通宵达旦在实验室学习。热爱IC相关知识,认真修读自己相关专业课程,不断提升理论水平和实践能力。"
}
output_key output_key
parsed/resumes/1-6a68890c-156104-02bd9ef6fc01__widget_1704704635359_0.pdf.parsed.json
状态 status
success
error_message error_message
无数据
raw_event raw_event
JSON
{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-07-28T10:48:45.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 1830104,
                    "eTag": "884DF262DFAD043E405E6C130C61661F",
                    "key": "resumes\/1-6a68890c-156104-02bd9ef6fc01__widget_1704704635359_0.pdf",
                    "objectMeta": {
                        "mimeType": "application\/pdf"
                    },
                    "size": 1830104
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "6ace21aabfd5f4f41034504922b3ff7128aa76bb"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.154"
            },
            "responseElements": {
                "requestId": "6A68890D4115CD303243BA88"
            },
            "userIdentity": {
                "principalId": "300034963247836315"
            }
        }
    ]
}
创建时间 created_at
2026-07-28 18:50:44