简历解析详情

简历解析 #476

记录详情

返回列表
请求 ID
1-6a6a1e60-15c718-1853485bf8db
状态
success
创建时间
2026-07-29 23:41:16
ID id
476
请求 ID request_id
1-6a6a1e60-15c718-1853485bf8db
解析时间 parsed_at
2026-07-29 15:38:11
source_bucket source_bucket
langbowei-static
源对象 source_object
resumes/1-6a6a1e60-15c718-1853485bf8db__widget_1704704635359_merged.png
对象大小 object_size
678581
文件类型 file_type
png
姓名 name
梁文文
手机号 phone
无数据
event_name event_name
ObjectCreated:PutObject
event_time event_time
2026-07-29T15:38:09.000Z
region region
cn-hangzhou
etag etag
2DA652358EAE7AD5C5048D02D830F535
文本长度 text_length
3477
parsed_result parsed_result
JSON 
{
    "basic_info": {
        "name": "梁文文",
        "gender": "男",
        "phone": null,
        "email": null,
        "age": null,
        "birth_date": "1987\/07",
        "location": "广东省",
        "work_years": "11.9"
    },
    "education": [
        {
            "school": "东莞理工学院",
            "major": "计算机科学与技术嵌入式方向",
            "degree": "本科",
            "graduation_year": "2012\/06"
        }
    ],
    "job_intention": {
        "expected_position": "中级\/高级FPGA工程师",
        "expected_salary": "细聊",
        "expected_city": "深圳\/苏州",
        "availability": "尽快"
    },
    "skills": [
        "补码数计算",
        "定点数计算",
        "浮点数计算",
        "CORDIC算法",
        "图像旋转",
        "高斯滤波",
        "中值滤波",
        "均值滤波",
        "Sobel算子",
        "Laplacian算子",
        "Isotropic算子",
        "Prewitt算子",
        "alpha blending",
        "RGB565",
        "RGB888",
        "YUV",
        "DDR3",
        "DDR4",
        "GTX",
        "GTH",
        "PCIE",
        "HDMI",
        "UART",
        "I2C",
        "SCCB",
        "SPI",
        "VGA",
        "SDRAM",
        "SMI",
        "RGMII",
        "AXI4",
        "Avalon",
        "时序约束",
        "时序分析",
        "时序优化",
        "Verilog",
        "C语言",
        "vivado",
        "quartus",
        "MATLAB",
        "modelsim",
        "vcs",
        "verdi",
        "Kintex 7",
        "Cyclone IV",
        "zynq",
        "UDP",
        "Ethernet",
        "处理器架构",
        "流水线原理",
        "编译器原理",
        "lambda演算",
        "Scheme",
        "LISP",
        "类型推理",
        "RTL设计",
        "JESD204B",
        "AD9144",
        "MIG",
        "SOC设计",
        "数字IC设计",
        "FPGA"
    ],
    "work_experience": [
        {
            "company": "珠海市英思集成电路设计有限公司",
            "position": "数字工程师",
            "duration": "2023\/10 - 2024\/05",
            "description": "数字IC设计：SoC芯片的部分外围设备控制器设计与验证，包括RTL设计以及验证C代码编写。"
        },
        {
            "company": "广州美凯信息技术股份有限公司",
            "position": "FPGA开发工程师",
            "duration": "2020\/11 - 2022\/11",
            "description": "凯撒可视化坐席协作管理平台二三四期外设FPGA SOC设计与维护。"
        },
        {
            "company": "广州健飞通信有限公司",
            "position": "FPGA开发工程师",
            "duration": "2018\/03 - 2020\/11",
            "description": "专职做FPGA的维护，项目开发。"
        },
        {
            "company": "开平市凯赛德水暖配件有限公司",
            "position": "嵌入式工程师",
            "duration": "2015\/06 - 2017\/09",
            "description": "自动化组装设备的设计与维护。"
        },
        {
            "company": "开平市信盈计算机工程有限公司",
            "position": "嵌入式工程师",
            "duration": "2012\/06 - 2015\/06",
            "description": "主要负责嵌入式软件编程等开发工作。"
        }
    ],
    "project_experience": [
        {
            "name": "一款小型商用控制芯片的外围设备控制器设计与验证",
            "role": "数字工程师",
            "duration": "2023\/10 - 2024\/05",
            "description": "SoC芯片的部分外围设备控制器设计与验证，包括RTL设计以及验证C代码编写。"
        },
        {
            "name": "凯撒可视化坐席协作管理平台三期",
            "role": "FPGA开发工程师",
            "duration": "2020\/11 - 2022\/11",
            "description": "2k超高清非IP坐席拼控，HDMI图像先由DDR缓存(接口Avalon)，然后使用网络PHY转光纤传输，arm硬核通过Avalon总线读写控制寄存器，构成整个soc系统。本人负责：1.兼容多种PHY芯片，使用SMI接口识别配置网络PHY芯片，RGMII接口使用ALTDDRIO，解决输入输出时序约束问题；2.业务图像DDR缓存及与osd图像做alpha blending，优化软件减少DDR读写，限制osd图像大小缓解带宽问题；3.多个输出终端图像同步显示；4.自定义非IP协议传输图像、UART、音频及arm数据。"
        },
        {
            "name": "凯撒可视化坐席协作管理平台四期",
            "role": "FPGA开发工程师",
            "duration": "2020\/11 - 2022\/11",
            "description": "把三期的项目由2k改为4k。本人负责：1.从Altera平台迁移到Xilinx平台(XCZU4EV)，HDMI改为xilinx IP使用AxI4-Stream，网络PHY改为PCS\/PMA IP，DDR改为与PS端共享的DDR(AXI4接口)，osd由IP实现；2.调整DDR读写带宽，扩展交叉发送协议，4k设备兼容2k；3.添加混音功能，SOC音频文件播放声音与FPGA传输的声音数据混合。"
        },
        {
            "name": "高速AD采集系统",
            "role": "FPGA开发工程师",
            "duration": "2018\/03 - 2020\/11",
            "description": "实现高速数据传输功能。系统接收板通过4路3.125G光纤收集数据，进行算法处理后经mig(DDR3)缓存，最后通过PCIE接口上送至上位机，使用Kintex 7。本人负责：mig(DDR3)及相关接口的代码设计、仿真和上板调试；负责PCIE接口的移植等工作。"
        },
        {
            "name": "高速精密仪器研发",
            "role": "FPGA开发工程师",
            "duration": "2018\/03 - 2020\/11",
            "description": "研发一款高速精密仪器设备，包括千兆网、高速DA(AD9144, JESD204B接口)和高速AD功能，DA实现2路且每路转换速率达1G或以上，使用Kintex 7。本人负责：完全负责基于JESD204B接口的AD9144移植(代码设计、仿真及在线调试)；负责千兆网模块及相关协议实现(UDP、ARP和IP等)。"
        },
        {
            "name": "边缘检测系统",
            "role": "FPGA开发工程师",
            "duration": "2018\/03 - 2020\/11",
            "description": "实现图像边缘旋转缩放功能。摄像头图像数据送给Sobel边缘检测模块，然后由图像旋转缩放模块传送SDRAM缓存，最后输出至VGA接口，使用Cyclone IV。本人负责：Sobel边缘检测系统加上图像任意点旋转缩放模块，SDRAM缓存优化。"
        },
        {
            "name": "Zigbee 协议栈设计",
            "role": "项目负责人",
            "duration": "2011\/09 - 2012\/09",
            "description": "毕业设计。根据Zigbee协议实现PHY, MAC, NWK三层；PHY实现报文数据收发；MAC实现点对点通信；NWK实现报文路由功能。"
        }
    ],
    "certifications": [],
    "self_evaluation": "1. 补码数计算、定点数计算、浮点数计算、CORDIC算法计算三角函数、图像旋转、高斯滤波、中值滤波、均值滤波、Sobel算子、Laplacian算子、Isotropic算子、Prewitt算子、alpha blending，熟悉图像格式如RGB565、RGB888、YUV；\n2. 使用过DDR3\/4、GTX、GTH、PCIE、HDMI等高速接口，熟悉UART、I2C、SCCB、SPI、VGA、SDRAM、SMI、RGMII等低速接口，还有总线AXI4、Avalon，有相关项目的开发使用经验；\n3. 熟悉输入输出约束，如RGMII时序约束，熟悉时序分析，熟悉基本时序优化，如复杂逻辑流水化，高扇出做逻辑复制；\n4. 熟悉自顶向下设计，系统模块划分，严谨的编码规范，以及仿真测试，熟练Verilog语言、C语言；\n5. 熟悉FPGA开发主流平台vivado、quartus以及MATLAB、modelsim、vcs、verdi的使用，用过FPGA芯片系列如Kintex 7，Cyclone IV，zynq；\n6. 熟悉网络UDP协议，使用过Ethernet接口设计千兆网模块；\n7. 了解处理器架构(CISC、RISC)，流水线原理，编译器原理，对计算理论有所研究，如lambda演算，Scheme(LISP)语言，类型推理。"
}
output_key output_key
parsed/resumes/1-6a6a1e60-15c718-1853485bf8db__widget_1704704635359_merged.png.parsed.json
状态 status
success
error_message error_message
无数据
raw_event raw_event
JSON 
{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-07-29T15:38:09.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 678581,
                    "eTag": "2DA652358EAE7AD5C5048D02D830F535",
                    "key": "resumes\/1-6a6a1e60-15c718-1853485bf8db__widget_1704704635359_merged.png",
                    "objectMeta": {
                        "mimeType": "image\/png"
                    },
                    "size": 678581
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "6ace21aabfd5f4f41034504922b3ff7128aa76bb"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.140"
            },
            "responseElements": {
                "requestId": "6A6A1E611951C23531AC0513"
            },
            "userIdentity": {
                "principalId": "300034963247836315"
            }
        }
    ]
}
创建时间 created_at
2026-07-29 23:41:16