简历解析
#591
记录详情
1-6a6c50f7-1517ea-db8d9a40cabe
success
2026-07-31 15:40:10
ID
id
591
请求 ID
request_id
1-6a6c50f7-1517ea-db8d9a40cabe
解析时间
parsed_at
2026-07-31 07:38:33
source_bucket
source_bucket
langbowei-static
源对象
source_object
resumes/1-6a6c50f7-1517ea-db8d9a40cabe__widget_1704704635359_0.pdf
对象大小
object_size
156168
文件类型
file_type
pdf
姓名
name
谭虎
手机号
phone
18848335363
event_name
event_name
ObjectCreated:PutObject
event_time
event_time
2026-07-31T07:38:31.000Z
region
region
cn-hangzhou
etag
etag
3A642DD67C7158136357AA9B15FDBECF
文本长度
text_length
2058
parsed_result
parsed_result
JSON
{
"basic_info": {
"name": "谭虎",
"gender": "男",
"phone": "18848335363",
"email": "793093822@qq.com",
"age": "",
"birth_date": "1998\/12",
"location": "四川广安",
"work_years": 2.5
},
"education": [
{
"school": "电子科技大学成都学院",
"major": "电子科学与技术",
"degree": "本科",
"graduation_year": "2020"
}
],
"job_intention": {
"expected_position": "FPGA工程师",
"expected_salary": "",
"expected_city": "",
"availability": ""
},
"skills": [
"C",
"Verilog",
"Quartus II",
"ModelSim-Altera",
"Vivado",
"ISE",
"安路",
"高云",
"复旦微",
"Matlab",
"Word",
"IIC",
"SPI",
"UART",
"LVDS",
"AD\/DA",
"AXI",
"Ethernet",
"DDR4",
"GTX",
"AURORA",
"SGMII",
"SRIO",
"PCIe",
"数字信号处理",
"滤波",
"调制解调",
"单片机",
"FPGA开发"
],
"work_experience": [
{
"company": "四川微泰芯科技有限公司",
"position": "FPGA工程师",
"duration": "2025\/03 - Present",
"description": "主要负责板卡类FPGA侧逻辑开发。项目前期,进行需求分析和理解、资源评估和芯片选型、配合硬件工程师和其他工程师完成方案设计;项目中期,进行硬件测试、模块设计及编码实现和仿真验证;项目后期,进行硬件调试、程序分析及优化实现、文档编写、归档管理、技术支持与维护。主要做各类常用接口类的编程和信号的采集、处理。"
},
{
"company": "成都创融达科技有限公司",
"position": "FPGA工程师",
"duration": "2022\/09 - 2025\/03",
"description": "主要负责各类测试台FPGA侧逻辑开发。项目前期,进行需求分析和理解、资源评估和芯片选型、配合硬件工程师和其他工程师完成方案设计;项目中期,进行硬件测试、模块设计及编码实现和仿真验证;项目后期,进行硬件调试、程序分析及优化实现、文档编写、归档管理、技术支持与维护。主要做各类常用接口类的编程。如IIC、SPI、UART、LVDS、AXI、Ethernet、DDR4、GTX、AURORA、SGMII、SRIO、PCIe等。验证接口的工作状态及稳定性,实现各类接口通信及协议解析。"
}
],
"project_experience": [
{
"name": "数据采集与回放模块",
"role": "FPGA工程师",
"duration": "2025\/03 - Present",
"description": "1.具备采样率1.6Gbps的4路AD\/DA,实现数据的采集和回放。2.通过解码B码获取时间信息,并将时标和采集到的AD数据组包存放至DDR4中。3.PC端通过PCIe4.0接口与FPGA通信,访问DDR4。4.FPGA接收来自PC端发送的回放数据包,并将其解包恢复出DA数据和时间信息,通过DA和B码输出。"
},
{
"name": "图像处理模块",
"role": "FPGA工程师",
"duration": "2025\/03 - Present",
"description": "1.通过线性插值的方式实现图像的尺度变换。2.通过滤波和形态学处理实现图片降噪。3.色度空间转换,可以实现RGB转HSV或RGB转YCrCb。4.实现自适应阈值,降低光照不均、阴影造成的影响。5.通过上述操作,实现目标颜色提取。"
},
{
"name": "测试台软件",
"role": "FPGA工程师",
"duration": "2022\/09 - 2025\/03",
"description": "1.实现测试台与客户模块接口通信。包括UART、SPI、IIC、LVDS、RS422\/485\/232、GTX、AURORA、SRIO、SGMII、Ethernet、PCIe等接口通信。2.可动态修改上述接口的配置,兼容性强。3.将接收到的来自客户接口数据进行协议处理,将处理后的数据组包后,通过网口发送给客户上位机。4.接收到客户上位机发出的指令,进行协议处理后,发送给指定接口,或执行相应的操作。5.具备接口自检功能,比如误码率测试等。6.具备在线升级功能。"
}
],
"certifications": [
"2017至2018学年度国家励志奖学金",
"2018至2019学年度国家励志奖学金",
"2019至2020学年度国家励志奖学金",
"四川省优秀毕业生",
"二〇一八年四川省大学生电子设计竞赛本科组三等奖",
"二〇一九年四川省大学生电子设计竞赛本科组三等奖",
"2018年第十五届五一数学建模竞赛二等奖",
"2019年第十六届五一数学建模竞赛三等奖",
"第十届蓝桥杯全国软件和信息技术专业人才大赛四川赛区单片机设计与开发大学组二等奖",
"2017-2018学年度学院一等奖学金",
"2018-2019学年度学院一等奖学金"
],
"self_evaluation": "有坚持实干的精神,吃苦耐劳的韧性,自主学习的觉悟。"
}
output_key
output_key
parsed/resumes/1-6a6c50f7-1517ea-db8d9a40cabe__widget_1704704635359_0.pdf.parsed.json
状态
status
success
error_message
error_message
无数据
raw_event
raw_event
JSON
{
"events": [
{
"eventName": "ObjectCreated:PutObject",
"eventSource": "acs:oss",
"eventTime": "2026-07-31T07:38:31.000Z",
"eventVersion": "1.0",
"oss": {
"bucket": {
"arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
"name": "langbowei-static",
"ownerIdentity": "1748673497100614",
"virtualBucket": ""
},
"object": {
"deltaSize": 156168,
"eTag": "3A642DD67C7158136357AA9B15FDBECF",
"key": "resumes\/1-6a6c50f7-1517ea-db8d9a40cabe__widget_1704704635359_0.pdf",
"objectMeta": {
"mimeType": "application\/pdf"
},
"size": 156168
},
"ossSchemaVersion": "1.0",
"ruleId": "6ace21aabfd5f4f41034504922b3ff7128aa76bb"
},
"region": "cn-hangzhou",
"requestParameters": {
"sourceIPAddress": "172.16.0.125"
},
"responseElements": {
"requestId": "6A6C50F77DEFF23830C19926"
},
"userIdentity": {
"principalId": "300034963247836315"
}
}
]
}
创建时间
created_at
2026-07-31 15:40:10