{
    "basic_info": {
        "name": "赵瑜",
        "gender": "",
        "phone": "",
        "email": "",
        "age": "30",
        "birth_date": "",
        "location": "",
        "work_years": "6.8"
    },
    "education": [
        {
            "school": "安徽大学",
            "major": "通信工程",
            "degree": "本科",
            "graduation_year": "2018"
        }
    ],
    "job_intention": {
        "expected_position": "",
        "expected_salary": "22-24K",
        "expected_city": "",
        "availability": ""
    },
    "skills": [
        "硬件验证",
        "Verilog模块化设计",
        "代码仿真",
        "时序约束",
        "时序分析收敛",
        "ILA上板调试",
        "高速串行serdes信号解析",
        "LVDS视频信号解析",
        "5G速率XGMII接口",
        "1G速率RGMII接口",
        "UART",
        "SPI",
        "MDIO",
        "FPGA与外围芯片交互(PHY\/Flash\/MCU\/SDRAM\/DDR3)",
        "图像处理",
        "通信协议",
        "算法实现",
        "VCS仿真",
        "FFT",
        "Python脚本搭建原型验证"
    ],
    "work_experience": [
        {
            "company": "深圳光峰科技股份有限公司",
            "position": "FPGA开发",
            "duration": "2024\/07-2026\/03",
            "description": "1.负责LED显示屏控制器项目的视频接收显示端的FPGA方案设计和代码开发，实现了对网口传输的视频数据和参数数据的解析与应用，驱动LED屏幕稳定显示画面；\n2.负责FPGA与上位机的通信协议定义，FPGA和MCU之间的通信协议定义，完成了上位机软件OTA升级FPGA、OTA升级MCU、实时下发参数，写入参数、回读参数等功能；\n3.负责显示算法的RTL实现，完成了gamma映射，灰阶优化、xyz格式转RGB格式等功能；\n4.负责FPGA的flash内存规划，规划了bin文件的备份区和升级区，确保不会死卡，规划了各种参数和及校正系数的存储区，方便加载、调用和扩展；\n5.负责1G的LED控制系统的接收卡的FPGA方案设计和代码开发，实现了对1G网口的数据解析应用和LED驱动显示；"
        },
        {
            "company": "中兴通讯股份有限公司",
            "position": "FPGA开发",
            "duration": "2022\/05-2024\/05",
            "description": "1、负责5G通信的AAU产品的基带数字信号处理中的需求开发，上行方面主要是做多天线的信道估计，FFT之后的频域数据与W权值做加权矩阵复数乘法，下行方面主要是波束赋形；\n2、负责5G 大 T AAU，双模AAU的产品版本更新的回归测试，包括VCS仿真用例的自动化测试及异常排查，实际上板后使用TUE终端进行流量灌包测试；\n3、负责客户现场的异常问题排查，排查手段主要是登录现场的AAU，查看告警和功率，或者进一步通过打数据和抓数据的手段进行详细分析；\n4、负责FFT IP核的自研工作，替换Xilinx的IP核，使得FFT模块变成一个白盒，可以任意裁剪和定制，节省资源；"
        },
        {
            "company": "卡莱特云科技股份有限公司",
            "position": "产品经理",
            "duration": "2019\/05-2022\/03",
            "description": "1、负责市场调研分析、客户走访和需求挖掘，竞品拆解和分析，结合内部销售部门和研发部门的建议进行需求评估，确定产品的最终形态，输出需求文档；\n2、负责多款视频发送器产品的从立项到上市的全周期管理，包括初期的立项和需求输出、中期的开发测试协调推进，后期的产品验收、规格书制作、宣传发布，生产端的备料安排，以及上市后的用户反馈分析，版本迭代等；\n3、负责新产品和新技术的推广，如infi-bit灰阶扩展技术、灰度精修技术、工业相机COB校正技术、XR虚拟拍摄技术等，通过展会或者拜访客户的方式进行宣传；"
        }
    ],
    "project_experience": [
        {
            "name": "LED显示屏控制系统_1G速率",
            "role": "FPGA开发",
            "duration": "2025\/12-2026\/03",
            "description": "项目简介：在5G LED控制系统的基础上改为1G的方案，发送端保持不变，接收端改为1G速率，中间新增一块5G转1G的转接板，桥接5G发送端和1G接收端，接收端的FPGA芯片换为国产中科芯磁。\n工作内容：\n1、完成了1G接收卡的FPGA方案设计和代码编写，并对PCB引脚布局进行了验证；\n2、编写符合clause22 标准的MDIO驱动代码，完成了对1G phy芯片RTL8211FP的上电配置；\n3、通过PLL ip核调整RGMII接口的发送端的tx_clk相位，找到相位的上下边界，超出边界传输的数据就会有误码，然后取中间相位作为应用值，确保信号传输的稳定性，并且经过了高低温测试，没有出现误码；\n4、完成了的MAC层代码编写，接收端利用IDDR ip核将双沿4bit的RGMII数据转化成单沿8bit的GMII数据，发送端反之，利用ODDR ip核将8bit的单沿数据转化成双沿的4bit数据，通过RGMII接口发送给PHY芯片；\n5、完成对RGMII数据的解析，提取并重排视频数据，以及对参数数据的提取和应用；\n6、完成与转接板、发送卡、上位机的联合调试，视频数据，参数数据能够正常从上位机传输到接收卡终端，正常显示画面；"
        },
        {
            "name": "LED显示屏控制系统_5G速率",
            "role": "FPGA开发",
            "duration": "2024\/07-2025\/11",
            "description": "项目简介：LED显示屏控制系统，主要分为发送端和接收端，发送端负责将常规的视频信号，如HDMI信号或者LVDS信号，转换成5G速率的网络信号，通过网线发送给接收端，接收端负责解析网络信号，并驱动LED灯板，正常显示视频画面。\n工作内容：\n1、完成了接收卡端的FPGA方案设计和代码编写，并且参与了发送卡和接收卡的硬件设计，并对LVDS接口，DDR3芯片，SDRAM芯片，PHY芯片等关键引脚进行了管脚验证；\n2、编写符合clause45 标准的MDIO驱动代码，完成了对5G phy芯片BCM54991L的上电固件配置；\n3、基于Xilinx 的5G IP核，完成了发送卡和接收卡之间的5G serdes数据的通信验证，并定义了XGMII传输协议；\n4、完成了接收卡的MAC层代码编写，解析出属于本张接收卡的视频数据和参数数据，其它串联接收卡的数据则通过另一个5G网口转发出去；\n5、完成了对网口时钟下的数据转换到系统时钟下的跨时钟域操作，并且将64bit拼接的视频数据，转换成系统时钟下的每周期传输 一个36bit的RGB像素点的格式；\n6、完成了上位机软件的接收卡参数下发应用、固化参数进flash、从flash回读参数等功能，完成了上位机软件OTA升级FPGA，OTA升级MCU的功能，升级过程中通过握手机制和校验机制，保证前一步操作执行完成之后再执行下一步操作，确保升级过程的稳定可靠；\n7、利用视频帧的每帧帧尾携带的CRC检验码，来统计视频数据的误码率，将统计数据通过探卡操作返回给上位机进行显示，以此判断网线连接情况和网线质量；\n8、完成LED显示屏的驱动模块编写，将RGB数据通过HUB75接口传给显示屏，并且完成LED驱动芯片的特定功能，如黑屏节能、坏点去除、测试模式等；\n9、完成一些显示算法的FPGA实现，如gamma映射、灰度精修、低灰精修、xyz格式转RGB格式等功能；\n10、定义了FPGA与MCU的通信协议，完成uart驱动开发，和MCU的通信开发，完成了探测MCU版本号，升级FPGA不断电接收卡的功能，即利用MCU复位FPGA；\n11、规划256Mb的flash的内存，地址0放置FPGA的备份程序，备份程序之上放置升级程序，避免因升级过程异常导致死卡问题，规划了各种参数、系数的存储位置，方便加载、调用和后期扩展；\n12、测试过程中的debug，通过多种手段进行异常现象的排查，如使用vivado自带的ila和vio工具，通过JTAG在可疑节点进行条件触发抓数查看，或利用逻辑分析仪在硬件的接口位置，如SPI、UART、MDIO、HUB75等，进行抓数分析，亦或利用上位机的探卡操作，将重点关注的信号数据嵌入到探卡回复数据中，这样就可以通过查看上位机的日志数据来排查，还可以通过5G网卡，将网口数据接入电脑，使用wireshark软件进行抓包分析；"
        },
        {
            "name": "FFT IP核自研项目",
            "role": "FPGA开发",
            "duration": "2023\/08-2024\/05",
            "description": "项目简介：自研FFT模块以替换Xilinx的FFT IP核，使得FFT模块变成一个白盒，可以任意裁剪和定制，以适配产品的FFT和IFFT需求，达到节省资源的目的；\n工作内容：\n1、FFT的相关资料和论文学习，需要使用蝶形运算的方法，基2、基3、基4、基7混合基的方式，以及多级流水处理结构，才能满足对768点、1024点、1536点、2048点、4096点、7168点、8192点的FFT和IFFT运算；\n2、使用python脚本搭建FPGA方案的原型来进行验证，确保方案的可行性，由于FPGA实际编写时，要权衡精度和数据位宽，所以FPGA内部会有数据的截位操作，在用python验证时，也要对数据进行相应的截位处理，以完全符合FPGA硬件实现方案；\n3、完成FFT模块的FPGA代码开发，并验证了在各种点数下，输出结果的精度都能达到与xilin FFT ip核相近的程度；\n4、参数化设计，方便模块的使用和移植，可以通过外部参数接口选择FFT的点数，可以选择是做FFT还是IFFT，可以选择芯片厂家Xilinx，Altera，安路，紫光；"
        },
        {
            "name": "160N AAU 双纤改单纤基带优化项目",
            "role": "FPGA开发",
            "duration": "2023\/04-2023\/07",
            "description": "项目简介：该项目核心为160N AAU产品适配现网部署需求，将原有双光纤（2×25G eCPRI）传输方案优化为单光纤（1×25G eCPRI），通过上行8流改4流的基带逻辑调整，降低光纤、光模块部署成本，兼容老站点单芯光纤场景，同时保障下行性能不受影响。\n工作内容：\n1、主导AAU基带处理模块的逻辑优化与开发，主要涉及上行的行波束赋形，均衡，MCS交互，type转换模块，核心就是完成上行8流到4流的适配改造，确保数据量减半后适配单25G光纤带宽需求；\n2、优化上行波束赋形逻辑，减少W权值的存储空间，节省BRAM，调整权值矩阵，精简DSP乘法器资源，以及其它模块的优化调整，降低FPGA整体功耗；\n3、负责上行FT用例的修改适配，以及回归测试中异常问题定位和解决，以验证上行各节点的数据正确性；\n4、回归测试下行的FT用例，确认下行波束赋形、预编码、时序校准等模块不受改造影响，保障下行性能稳定；\n5、上板测试，回归ATP用例，并完成流量灌包测试、保障项目顺利商用落地；"
        }
    ],
    "certifications": [
        "CET-4证书",
        "国家计算机二级证书"
    ],
    "self_evaluation": "1.有近4年的Xilinx FPGA开发经验，熟练掌握硬件验证、Verilog模块化设计、代码仿真、时序约束、时序分析收敛、ILA上板调试等FPGA开发流程；\n2.有从0到1的项目开发经验，具备丰富的上下游联调经验，具备较强的问题定位和解决能力，各节点都能按时按量交付，目前产品已成功落地量产；\n3.有丰富的接口调试经验，熟悉高速串行的serdes信号解析和LVDS视频信号的解析，熟悉5G速率的XGMII接口，1G速率的RGMII接口，以及低速的UART，SPI，MDIO等常用接口；\n4.熟悉FPGA与PHY、Flash、MCU、SDRAM、DDR3等外围芯片的交互；"
}

{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-08-15T13:17:04.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 226803,
                    "eTag": "22C1176A7B9963E55C514185615FC3B6",
                    "key": "resumes\/1-6a8066d0-152061-8ec37e1b5680__widget_1704704635359_0.pdf",
                    "objectMeta": {
                        "mimeType": "application\/pdf"
                    },
                    "size": 226803
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "6ace21aabfd5f4f41034504922b3ff7128aa76bb"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.140"
            },
            "responseElements": {
                "requestId": "6A8066D043BA223536642563"
            },
            "userIdentity": {
                "principalId": "300034963247836315"
            }
        }
    ]
}