{
    "basic_info": {
        "name": "杨鸿伟",
        "gender": null,
        "phone": "18043694356",
        "email": "why8928@foxmail.com",
        "age": null,
        "birth_date": "2000\/01",
        "location": "北京昌平",
        "work_years": "3.3"
    },
    "education": [
        {
            "school": "江南大学",
            "major": "微电子科学与工程",
            "degree": "本科",
            "graduation_year": "2022"
        }
    ],
    "job_intention": {
        "expected_position": "FPGA开发工程师",
        "expected_salary": null,
        "expected_city": null,
        "availability": "月底离岗"
    },
    "skills": [
        "vcs",
        "verdi",
        "spyglass",
        "JTAG",
        "APB\/AHB",
        "pipe",
        "AXI",
        "LVDS",
        "tilelink",
        "PCIE6",
        "RISCV",
        "Kintex-7",
        "Vivado",
        "HAPS protocompiler",
        "Modelsim",
        "Quartus",
        "ISE",
        "Altium Designer",
        "Verilog",
        "VHDL",
        "tcl",
        "xdc",
        "C",
        "C++",
        "Chisel",
        "hspice",
        "python"
    ],
    "work_experience": [
        {
            "company": "无锡芯光互连技术研究院",
            "position": "数字IC设计",
            "duration": "2022\/06 - 2024\/10",
            "description": "负责网络安全模块部分集成与维护、 FPGA环境搭建与调试等工作；参与路由算法实现， TOE、PCIE模块的部分评估与验证工作：1、参与 sha、aes模块的集成、验证、流片，申请专利 5份。2、负责搭建 HAPS环境，为 nvdla、lpddr4等模块进行原型验证。3、参与晶上系统路由网络配置、 LVDS等验证，负责 FPGA移植。"
        },
        {
            "company": "奕瑞电源科技 (上海)有限公司",
            "position": "射频 FPGA",
            "duration": "2024\/10 - 2025\/09",
            "description": "负责 AD9959等部分芯片驱动代码编写、仿真及上板调试和维护；独立完成三个工业级现场总线协议的接口方案设计、代码实现和上板调试工作（ EtherCAT 、DeviceN et、profibus ）。编写调试文档和系统文档，正在交接射频系统代码（ zynq 7020）。"
        },
        {
            "company": "北京凌思微电子科技有限公司",
            "position": "数字 IC工程师",
            "duration": "2025\/10 - Present",
            "description": "负责3款SerDes芯片（ e16g\/e64g\/e112g ）数字前端全栈开发，覆盖 JTAG配置 IP模块从架构到 Sign-off的全生命周期 。独立完成 JTAG配置 RTL设计、 Spyglass 静态验证、 DC综合、FM形式验证 、门级后仿真 和FPGA上板验证。"
        }
    ],
    "project_experience": [
        {
            "name": "网络安全模块集成（已流片）",
            "role": null,
            "duration": null,
            "description": "1、 负责 sha算法集成与维护，参与 aes算法维护测试， 编写 axi到wichbone 协议转换模块；2、 使用 vcs对sha模块进行仿真验证，并编写测试样例，用 vivado在vc707开发板上测试；3、 进行覆盖率检查，修改代码提高模块覆盖率，学习使用 spyglass 并编写使用说明文档。"
        },
        {
            "name": "FPGA环境搭建（ HAPS）",
            "role": null,
            "duration": null,
            "description": "1、 根据 synopsys 的haps 80相关文档资料以及部分例程，整理 HAPS环境搭建需求 文档；2、 根据需求 编写约束等 搭建工程测试样例环境， 并出差北京进行现场调试；3、 配合同事编写 nvdla的测试样例并进行原型验证，查找 lpddr 4环境搭建失败原因。"
        },
        {
            "name": "FPGA系统维护与移植",
            "role": null,
            "duration": null,
            "description": "1、 负责 vcu129开发板验收、测试环境移植、 ddr4使用、日常验证需求和维护等工作；2、 使用 quartus 对intel Stratix_10 MX进行验收测试，并对 hbm进行简单 测试；3、 移植部分样例在国产 FPGA（325t、90k、690T）环境对 nvdla进行原型验证；4、 参与晶上系统路由网络配置， 调研部分 TOE、PCIE的模块并验证可行性。"
        },
        {
            "name": "工业级现场总线协议的接口方案 （EtherCAT 、DeviceN et、profibus ）",
            "role": null,
            "duration": null,
            "description": "1、 根据协议内容和客户需求 编写设计接口方案， 依托致远电子等公司从站 设备进行设计；2、 根据评审后修改方案进行 RTL代码编写、仿真以及上板验证，在实验产品上完成主从通信；3、 根据评审后修改意见增添功能并上板测试，编写测试样例和文档并调研主机实现方案。"
        },
        {
            "name": "射频电源控制系统日常维护",
            "role": null,
            "duration": null,
            "description": "1、 负责 AD9959等部分芯片驱动代码编写、仿真及上板调试和日常测试维护等；2、 交接射频系统代码，更新系统框架图，补充寄存器文档和系统说明文档等 。"
        },
        {
            "name": "E16gPHY 芯片研发 (28nm,PCIE4,已投片 )",
            "role": null,
            "duration": null,
            "description": "1、负责 e16gPHY 芯片的数字部分 rtl设计，编写 jtag配置和接口切换 模块，用于例化并配置 IP。2、负责 e16g项目的前端和中端工作，包括 vcs前仿真验证 、dc综合、fm形式验证， sdc编写，spyglass 签核和后仿真验证数字流程 ，和后端工程师对接等 。3、负责 e16g项目的 FPGA原型验证 工作，将 编写的 rtl和IP重要接口移植，并在 vcu118上板验证 。"
        },
        {
            "name": "E64g和e112gPHY芯片研发 (7nm,PCIE 6,已投片 )",
            "role": null,
            "duration": null,
            "description": "1、负责 e64g和e112gPHY芯片的数字部分 rtl设计，编写 jtag配置和接口切换模块， 编写 pipe协议配置模块和数据收发验证模块，用于例化并配置 IP。2、负责 e64g和e112g项目的前端和中端工作，包括 vcs前仿真验证 、dc综合、fm形式验证， sdc编写，spyglass 签核和后仿真验证数字流程 ，和后端工程师对接等 。3、负责 e64g和e112g项目的 FPGA原型验证 工作，移植编写的 rtl和IP接口到 vcu118开发板，用python编写 jtag上位机，进行上板验证。"
        }
    ],
    "certifications": [
        "CET4",
        "CET6"
    ],
    "self_evaluation": "个性开朗，容易相处，能自主学习并发挥逻辑分析能力解决实际问题，具有良好的团队协作能力和心理承受能力。"
}

{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-08-19T02:45:45.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 339679,
                    "eTag": "A24E3D042D3BBE03F547C33BFE9BA4DB",
                    "key": "resumes\/1-6a8518d1-15ff36-fa64ef0c226b__widget_1704704635359_0.pdf",
                    "objectMeta": {
                        "mimeType": "application\/pdf"
                    },
                    "size": 339679
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "6ace21aabfd5f4f41034504922b3ff7128aa76bb"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.120"
            },
            "responseElements": {
                "requestId": "6A8518D90D9F2E33361D5803"
            },
            "userIdentity": {
                "principalId": "300034963247836315"
            }
        }
    ]
}