{
    "basic_info": {
        "name": "梁彪",
        "gender": "男",
        "phone": "***",
        "email": "***",
        "age": "31",
        "birth_date": "1995\/03",
        "location": "北京",
        "work_years": "5.1"
    },
    "education": [
        {
            "school": "北京工业大学",
            "major": "控制工程",
            "degree": "硕士",
            "graduation_year": "2021\/06"
        }
    ],
    "job_intention": {
        "expected_position": "中级\/高级FPGA工程师",
        "expected_salary": "可面议",
        "expected_city": "深圳\/苏州\/江苏",
        "availability": "可尽快到岗"
    },
    "skills": [
        "FPGA设计",
        "Verilog HDL",
        "Xilinx",
        "Intel",
        "安路",
        "zynq",
        "K7",
        "cyclone",
        "SPI",
        "IIC",
        "以太网RGMII",
        "MDIO",
        "8B\/10B编码",
        "64B\/66B编码",
        "aurora",
        "srio",
        "LVDS",
        "SERDES",
        "DDR3",
        "HDMI",
        "VGA",
        "SDI",
        "CVBS",
        "mipi",
        "AXI总线协议",
        "RAM",
        "FIFO",
        "时序约束",
        "时序分析",
        "时序优化",
        "示波器",
        "逻辑分析仪",
        "FPGA开发",
        "DDR",
        "算法实现",
        "高速接口设计",
        "板卡调试",
        "EDA工具",
        "格式转换",
        "设计文档编写",
        "接口设计",
        "音视频",
        "架构设计",
        "光纤",
        "软硬件",
        "接口调试",
        "模块开发",
        "代码风格",
        "设计语言"
    ],
    "work_experience": [
        {
            "company": "北京数码视讯技术有限公司",
            "position": "FPGA软件工程师",
            "duration": "2021\/07 - Present",
            "description": "1、负责FPGA相关的选型、方案设计、资源评估等工作;\n2、负责FPGA相关的整体架构设计、功能模块编写、算法实现等工作;\n3、负责FPGA相关的软硬件板卡调试、问题定位和分析解决;\n4、负责FPGA相关的设计文档编写;"
        }
    ],
    "project_experience": [
        {
            "name": "综合视频采集系统",
            "role": "FPGA开发负责人",
            "duration": null,
            "description": "核心器件：xilinx XC7K325T、安路EG4S20\n项目内容：该项目采集多路视频源视频，经过FPGA同步叠加时间，通过mipi接口发送至CPU，主控完成编码之后，由FPGA负责将编码码流打包转串行数据发送至接收端。安路FPGA主要负责视频采集，视频制式锁定、时间叠加、mipi发送。xilinx FPGA主要负责RIG-B解调解码，码流打包，网络收发功能等。\n责任描述：在此项目中，负责全部FPGA的开发工作。主要包括IRIG-B输入信号的AD采集、信号解调、时间解码模块的编写和调试；视频信号的采集模块、时间叠加模块、mipi发送模块；三速以太网接口调试、码流的接收以及重打包模块开发、数据流跨时钟域处理、串行数据发送及错误监测模块等。"
        },
        {
            "name": "ARINC818光纤视频传输项目",
            "role": "FPGA开发负责人",
            "duration": null,
            "description": "核心器件：xilinx XC7K325T\n项目内容：ARINC 818协议是航电系统中针对高带宽、低延迟、非压缩数字视频传输制定的一种视频接口标准，该项目中视频经过VGA接口输入至FPGA，帧封装模块通过状态机，将每一行视频数据打包成一个ADVB帧，由transceiver IP核的发送模块完成8B\/10B的编码，通过光纤接口发送出去。从光纤接口经transceiver IP核的接收模块，完成8B\/10B解码，获得完整的ADVB帧。经帧解封装模块，提取帧信息以及视频数据。将视频数据写入DDR，缓存一帧后，读视频数据后输出。\n责任描述：在此项目中，负责全部FPGA的开发工作。光纤发送方向主要包括视频数据YUV转RGB模块，字节对齐模块、ADVB帧封装模块、光纤接收方向主要包括帧解封装模块，DDR写入读出模块、RGB转YUV模块等"
        },
        {
            "name": "多路音视频采集处理系统",
            "role": "FPGA开发负责人",
            "duration": null,
            "description": "项目内容：该项目目采集多路视频源，包括HDMI、VGA、SDI、CVBS四个接口的视频，以及多路音频源，包括模拟音频采集、HDMI嵌入音频采集，SDI嵌入音频采集。多路视频源经过FPGA选路，通过mipi接口发送到FPGA进行采集；多路音频源经过FPGA选路送到DA芯片进行输出。另外CPU给到FPGA一路固定制式视频，由FPGA进行缩放，转换成目标制式后，输出到HDMI接口。\n责任描述：在此项目中，负责FPGA的开发工作。视频选路功能主要包含视频制式检测模块、多路视频的缓存与选路、跨时钟域处理、并行视频数据转AXI-stream流数据、mipi发送模块等；视频缩放功能主要包含视频缩放算法模块，DDR视频帧缓存模块、跨时钟域处理、视频数据格式转换模块等。"
        }
    ],
    "certifications": [],
    "self_evaluation": "1、熟悉FPGA设计流程,熟练掌握Verilog HDL设计语言,具备良好的代码风格;\n2、熟悉Xilinx\\Intel\\安路等主流FPGA器件和相关EDA工具,包括zynq系列、K7系列、cyclone系列等;\n3、熟悉FPGA低速接口设计,包括SPI、IIC、以太网RGMII、MDIO等接口和协议;\n4、熟悉FPGA高速接口设计,包括8B\/10B编码、64B\/66B编码,aurora、srio等接口和协议,熟悉LVDS\/SERDES\/DDR3等IP核的相关设计和应用;\n5、熟悉多种视频接口(HDMI\/VGA\/SDI\/CVBS等)和视频数据格式,熟悉视频数据转换及图像缓存,熟悉mipi接口传输视频图像;\n6、熟悉FPGA内部AXI总线协议、熟练采用RAM\/FIFO等资源进行数据处理;\n7、熟悉FPGA设计相关时序约束、时序分析、时序优化方法;\n8、熟悉使用示波器、逻辑分析仪等设备进行板级和系统级调试;"
}

{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-08-24T06:18:51.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 461647,
                    "eTag": "E23DC5970CD0CCAB2399E003E7857F3C",
                    "key": "resumes\/1-6a8be243-15902e-4c452600779f__widget_1704704635359_merged.png",
                    "objectMeta": {
                        "mimeType": "image\/png"
                    },
                    "size": 461647
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "6ace21aabfd5f4f41034504922b3ff7128aa76bb"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.123"
            },
            "responseElements": {
                "requestId": "6A8BE24ABA48C63939F03E95"
            },
            "userIdentity": {
                "principalId": "300034963247836315"
            }
        }
    ]
}