简历解析详情

简历解析 #820

记录详情

返回列表
请求 ID
1-6a8c4d41-153830-f4184e255299
状态
success
创建时间
2026-08-24 21:57:24
ID id
820
请求 ID request_id
1-6a8c4d41-153830-f4184e255299
解析时间 parsed_at
2026-08-24 13:55:23
source_bucket source_bucket
langbowei-static
源对象 source_object
resumes/1-6a8c4d41-153830-f4184e255299__widget_1704704635359_0.pdf
对象大小 object_size
198158
文件类型 file_type
pdf
姓名 name
吴远荣
手机号 phone
18062556211
event_name event_name
ObjectCreated:PutObject
event_time event_time
2026-08-24T13:55:20.000Z
region region
cn-hangzhou
etag etag
2561C21A5BD9FE95A156B7D5C4B275D8
文本长度 text_length
2387
parsed_result parsed_result
JSON
{
    "basic_info": {
        "name": "吴远荣",
        "gender": "男",
        "phone": "18062556211",
        "email": "w1341787781@163.com",
        "age": "34",
        "birth_date": "1990\/08",
        "location": "广东省深圳市宝安区",
        "work_years": "7.1"
    },
    "education": [
        {
            "school": "浙江海洋大学东海科学技术学院",
            "major": "电气工程及其自动化",
            "degree": "本科",
            "graduation_year": "2014\/06"
        }
    ],
    "job_intention": {
        "expected_position": null,
        "expected_salary": null,
        "expected_city": null,
        "availability": null
    },
    "skills": [
        "Xilinx ZYNQ系列",
        "Artix-7",
        "K7",
        "国产FPGA芯片(安陆、紫光等)",
        "Verilog",
        "VHDL",
        "SystemVerilog",
        "PCIe",
        "DDR3\/4",
        "Gigabit Ethernet",
        "LVDS",
        "JESD204B",
        "I2C",
        "SPI",
        "I3C",
        "FC-AE-1553",
        "Uart",
        "V-BYE-ONE",
        "CAN",
        "Cameralink",
        "HDMI",
        "SDI",
        "Vivado",
        "Modelsim",
        "Matlab",
        "Python"
    ],
    "work_experience": [
        {
            "company": "深圳市燕麦科技股份有限公司",
            "position": "FPGA专家",
            "duration": "2023\/03 - Present",
            "description": "主导ATE检测设备整体FPGA架构设计,完成系统级方案制定与详细设计文档编写,统筹4块主板、36颗FPGA芯片(含ZYNQ7035与Artix-7)的协同工作,构建192路并行IO测试系统,单路支持FI、FV、MI、MV等多模式测试,实现18位ADC并行采样(采样率200K\/s),并集成I2C、I3C、SPI等可编程通信协议,通信流程图可根据上位机配置动态调整。搭建板间高速数据链路,实现单路ZYNQ与A7间1000MB\/s稳定传输,并设计环路检测、在线升级等系统级功能,保障设备长期运行可靠性。开发Python\/Matlab自动化测试脚本,实现关键模块半自动化验证与整机一键式功能自检,显著提升调试效率与出厂质量管控水平。负责部门FPGA技术培训与梯队建设,主导预研项目硬件方案评估,推动技术成果转化,成功输出两项授权发明专利。公司其他产品开发:数据采集产品、Audio检测产品、高压飞针机集成产品等。"
        },
        {
            "company": "深圳市威睿晶科电子有限公司",
            "position": "FPGA专家",
            "duration": "2022\/05 - 2023\/02",
            "description": "承担激光测距产品国产化替代核心任务,基于安陆FPGA平台重构原FPGA+MCU方案,独立完成算法移植与硬件适配。优化跨时钟域处理策略,引入信号强度自适应补偿算法,显著提升测距精度:100米内误差由±1米压缩至±0.25米,300~1000米范围误差稳定控制在±1米以内;同时大幅缩短单次测距响应时间,整体性能对标尼康、博世等国际标杆产品,助力公司产品竞争力跃升。参与新一代预研产品技术评估,提出关键难点解决方案,为后续产品线扩展奠定基础。公司其他产品开发:脉冲测距法产品、相位法测距仪器、时间域ADC采样法。"
        },
        {
            "company": "安徽白鹭电子科技有限公司",
            "position": "FPGA部门负责人",
            "duration": "2020\/04 - 2022\/05",
            "description": "领导FPGA团队完成接收机核心升级项目,基于ZYNQ7030重构数字中频处理链路,将原先由ARM负责的滤波、FFT、对数转换等运算下沉至FPGA,并设计DDR3缓存与DMA高速上传通道,实现宽带数据实时处理与显示,整机扫描速度提升10倍以上,获得客户高度认可。负责详细方案设计、代码编写与仿真验证,制定部门开发规范与评审流程,组织内部分享与培训,提升团队整体技术水平。基于该项目提炼并授权一项发明专利,形成核心技术知识产权。其他产品:实施频谱仪、频谱仪、信号发生器、调频连续波(FMCW)设计等。"
        },
        {
            "company": "国科天迅科技有限公司",
            "position": "FPGA工程师",
            "duration": "2017\/04 - 2020\/04",
            "description": "参与多协议转换终端项目,负责FPGA子系统方案设计及核心模块开发,实现Cameralink、CAN、HDMI、VGA、千兆以太网等多类异构协议数据在FC-AE-1553光纤链路上的透明封装与冗余传输,接收端无损还原,有效替代传统多线缆连接,显著降低系统布线复杂度与信号干扰。主导协议栈接口逻辑设计与调试,解决高速数据包排序、流量控制及错误恢复等关键问题,确保双路冗余链路零丢包切换,产品稳定交付多个军工及工业客户。负责新人带教与任务分配,并承担售前技术支持,协助客户完成系统集成与现场联调,提升客户满意度。其他产品:FC-AE-1553B协议交换机、FC-1553B协议转换设备等。"
        }
    ],
    "project_experience": [
        {
            "name": "ATE检测设备整体FPGA架构设计",
            "role": "FPGA专家",
            "duration": "2023\/03 - Present",
            "description": "主导ATE检测设备整体FPGA架构设计,统筹4块主板、36颗FPGA芯片的协同工作,构建192路并行IO测试系统,实现18位ADC并行采样。搭建板间高速数据链路,实现单路ZYNQ与A7间1000MB\/s稳定传输。开发Python\/Matlab自动化测试脚本,实现关键模块半自动化验证与整机一键式功能自检。"
        },
        {
            "name": "激光测距产品国产化替代",
            "role": "FPGA专家",
            "duration": "2022\/05 - 2023\/02",
            "description": "基于安陆FPGA平台重构原FPGA+MCU方案,独立完成算法移植与硬件适配。优化跨时钟域处理策略,引入信号强度自适应补偿算法,显著提升测距精度,100米内误差压缩至±0.25米,整体性能对标国际标杆产品。"
        },
        {
            "name": "接收机核心升级项目",
            "role": "FPGA部门负责人",
            "duration": "2020\/04 - 2022\/05",
            "description": "基于ZYNQ7030重构数字中频处理链路,将滤波、FFT、对数转换等运算下沉至FPGA,设计DDR3缓存与DMA高速上传通道,实现宽带数据实时处理与显示,整机扫描速度提升10倍以上。"
        },
        {
            "name": "多协议转换终端项目",
            "role": "FPGA工程师",
            "duration": "2017\/04 - 2020\/04",
            "description": "负责FPGA子系统方案设计及核心模块开发,实现Cameralink、CAN、HDMI等多类异构协议数据在FC-AE-1553光纤链路上的透明封装与冗余传输。主导协议栈接口逻辑设计与调试,确保双路冗余链路零丢包切换。"
        }
    ],
    "certifications": [
        "3项授权发明专利"
    ],
    "self_evaluation": "拥有12年FPGA开发与系统设计经验,具备深厚的架构规划与详细方案设计能力,精通高速数字电路设计与仿真验证,调试手段丰富、问题定位精准。逻辑思维严密,能够快速理解复杂业务需求并转化为高效工程实现。学习能力突出,可迅速掌握新兴技术并应用于实际项目。沟通顺畅,团队协作意识强,工作作风踏实稳重,善于在高压环境中保持高质量产出。"
}
output_key output_key
parsed/resumes/1-6a8c4d41-153830-f4184e255299__widget_1704704635359_0.pdf.parsed.json
状态 status
success
error_message error_message
无数据
raw_event raw_event
JSON
{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-08-24T13:55:20.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 198158,
                    "eTag": "2561C21A5BD9FE95A156B7D5C4B275D8",
                    "key": "resumes\/1-6a8c4d41-153830-f4184e255299__widget_1704704635359_0.pdf",
                    "objectMeta": {
                        "mimeType": "application\/pdf"
                    },
                    "size": 198158
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "6ace21aabfd5f4f41034504922b3ff7128aa76bb"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.134"
            },
            "responseElements": {
                "requestId": "6A8C4D482FC3D93737030B0D"
            },
            "userIdentity": {
                "principalId": "300034963247836315"
            }
        }
    ]
}
创建时间 created_at
2026-08-24 21:57:24