{
    "basic_info": {
        "name": "李剑雄",
        "gender": "男",
        "phone": "15620858872",
        "email": "ljx12345@hotmail.com",
        "age": null,
        "birth_date": "1990",
        "location": "广东省-深圳",
        "work_years": 8.5
    },
    "education": [
        {
            "school": "马里兰大学",
            "major": "计算机工程",
            "degree": "硕士",
            "graduation_year": "2016"
        },
        {
            "school": "河海大学",
            "major": "通信工程",
            "degree": "本科",
            "graduation_year": "2012"
        }
    ],
    "job_intention": {
        "expected_position": "FPGA工程师",
        "expected_salary": "面议",
        "expected_city": "广东省",
        "availability": null
    },
    "skills": [
        "Verilog",
        "VHDL",
        "SPI",
        "UART",
        "CAN",
        "Ethernet",
        "Fibre Channel",
        "高速lvds",
        "AXI片上总线互联",
        "跨时钟域复杂逻辑设计",
        "无线通信",
        "信号处理算法",
        "维特比编解码",
        "RTL实现",
        "Xilinx开发工具",
        "Altera开发工具",
        "板级调试",
        "示波器",
        "信号发生器",
        "英语商务洽谈"
    ],
    "work_experience": [
        {
            "company": "深圳麦科信科技有限公司",
            "position": "FPGA工程师",
            "duration": "2026\/06 - 2026\/09",
            "description": "测试zynq7020的国产替代soc功能，包括用4个独立DMA模块通过AXI总线对PS端DDR进行数据读写并测试带宽，以及通过高速lvds接收ADC的数据并观察波形。"
        },
        {
            "company": "天津锆华仪器科技有限公司",
            "position": "高级FPGA工程师（组长）",
            "duration": "2021\/01 - 2026\/05",
            "description": "担任FPGA小组组长。从事IP核的方案设计，代码编写，仿真验证，时序分析，板级联调等工作。同时对组内项目进行协调管理。主导多种总线（AXI, SPI, CAN, 以太网, FC等）的开发与应用。实现与外围芯片（ADC, DAC, DDR, DSP等）的接口通信。实现通信算法，包括卷积编码，维特比解码，调制与解调等。"
        },
        {
            "company": "中国电子科技集团公司第十八研究所",
            "position": "PCU设计师",
            "duration": "2018\/03 - 2019\/08",
            "description": "完成基于Spartan 6的电源控制器的逻辑开发以及基于DSP F28335的高实时性脉冲电源控制器的软硬件系统设计。"
        }
    ],
    "project_experience": [
        {
            "name": "FC-AE-ASM通信仿真卡设计",
            "role": null,
            "duration": "2025\/02 - 2025\/07",
            "description": "基于Kintex Ultrascale实现具备双冗余收发功能的FC-AE-ASM通信仿真卡，支持FC-2层所有帧类型，且最高支持8.5Gbps线速率。编写并验证了包括登录（Login），时间同步等核心ELS帧逻辑。采用多主从的AXI总线矩阵设计，优化了片内多模块之间的通信效率的带宽分配。设计了以Buffer Descriptor为基础的存储管理逻辑，通过自研的DMA模块将收到的数据包经AXI总线高速写入DDR3映射空间，并通过中断通知主机数据可读。"
        },
        {
            "name": "总线故障注入设备设计",
            "role": null,
            "duration": "2024\/03 - 2025\/01",
            "description": "设计一套支持多种工业\/航电总线的故障注入平台（1553B，RS422，CANFD，ARINC429，千兆以太网，FC-AE-1553等）。通过对协议层指定位置的数据实时修改实现协议层故障注入，生成畸变的数字波形并通过并行DAC转换实现电气层故障注入，控制继电器切换实现物理层故障注入。集成了100M带宽内部示波器，显示ADC采集的低速总线波形，且包含特定总线故障专用触发功能。使用GTX\/GTH接口实现FC等高速总线的数据收发，并支持动态速率切换。使用PCIe作为主机接口，并实现转换后的AXI接口与底层模块的通信。"
        },
        {
            "name": "1553B IP核验证",
            "role": null,
            "duration": "2023\/06 - 2023\/09",
            "description": "基于GJB5186标准对1553B总线IP核进行全面仿真验证。编写测试BC, RT, MT的testbench，覆盖标准中所有协议层测试项以及特定专有功能测试。"
        },
        {
            "name": "视频图像采集与显示系统设计",
            "role": "PL端开发",
            "duration": "2022\/10 - 2022\/12",
            "description": "基于Zynq UltraScale+ MPSoC搭建一套嵌入式视频采集、传输与显示平台。PL端通过MIPI接收摄像头输出的 720p@30fps RGB565 数据流，经格式解析与时钟域转换后，通过 AXI VDMA 配合 AXI_HP 高速接口写入 PS 端 DDR。PS 端对 DDR 中的帧数据进行处理后，驱动 HDMI 控制器完成实时画面输出。主要负责PL端的开发。"
        },
        {
            "name": "802.11无线加密通信系统设计",
            "role": null,
            "duration": "2021\/06 - 2022\/04",
            "description": "基于Kintex-7使用VHDL开发PHY层。实现发送机模块的加扰，卷积编码，QAM64调制，频域到时域转换，导频和训练符插入等功能；以及接收机部分的维特比译码，即构建trellis tree并在特定长度回溯以解码出原数据。实现千兆以太网的UDP协议栈，可通过网络助手进行远程系统控制。"
        }
    ],
    "certifications": [],
    "self_evaluation": "6年以上FPGA开发经验。精通Verilog\/VHDL逻辑设计。深度掌握从低速协议（SPI\/UART\/CAN）到高速接口（Ethernet\/Fibre Channel\/高速lvds）的全栈开发。精通AXI片上总线互联已及跨时钟域复杂逻辑设计。熟悉无线通信，擅长将信号处理算法（如维特比编解码）转化成高资源利用率的RTL实现。精通Xilinx\/Altera全流程开发工具，具备扎实硬件功底，能独立使用示波器、信号发生器等仪器进行板级调试。拥有美国留学背景，具备中英文双语工作能力。"
}

{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-09-11T09:27:48.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 641646,
                    "eTag": "68621D91C6ED3712AEBEA736E944D613",
                    "key": "resumes\/1-6aa3c992-152395-3c03dbb42543__widget_1704704635359_merged.png",
                    "objectMeta": {
                        "mimeType": "image\/png"
                    },
                    "size": 641646
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "6ace21aabfd5f4f41034504922b3ff7128aa76bb"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.134"
            },
            "responseElements": {
                "requestId": "6AA3C9943B6B103338458475"
            },
            "userIdentity": {
                "principalId": "300034963247836315"
            }
        }
    ]
}