简历解析详情

简历解析 #959

记录详情

返回列表
请求 ID
1-6aa7ab7e-153d36-2e0f1650fd4a
状态
success
创建时间
2026-09-14 16:10:12
ID id
959
请求 ID request_id
1-6aa7ab7e-153d36-2e0f1650fd4a
解析时间 parsed_at
2026-09-14 08:08:40
source_bucket source_bucket
langbowei-static
源对象 source_object
resumes/1-6aa7ab7e-153d36-2e0f1650fd4a__widget_1704704635359_0.pdf
对象大小 object_size
188699
文件类型 file_type
pdf
姓名 name
周淼
手机号 phone
18822868572
event_name event_name
ObjectCreated:PutObject
event_time event_time
2026-09-14T08:08:37.000Z
region region
cn-hangzhou
etag etag
8EEBAB3B8E6820C43F7A895E52B30F45
文本长度 text_length
3350
parsed_result parsed_result
JSON
{
    "basic_info": {
        "name": "周淼",
        "gender": "男",
        "phone": "18822868572",
        "email": "258193507@qq.com",
        "age": "38",
        "birth_date": "",
        "location": "",
        "work_years": "16.0"
    },
    "education": [
        {
            "school": "长沙理工大学",
            "major": "电气工程及其自动化",
            "degree": "本科",
            "graduation_year": "2010"
        }
    ],
    "job_intention": {
        "expected_position": "FPGA开发",
        "expected_salary": "35-40K",
        "expected_city": "长沙",
        "availability": ""
    },
    "skills": [
        "Zynq 7000\/UltraScale+ MPSoC异构平台开发",
        "PetaLinux系统构建与裁剪",
        "C\/C++编程",
        "Verilog\/SystemVerilog",
        "HLS高层次综合",
        "图像处理算法开发",
        "AXI\/MIPI\/LVDS\/USB\/PCIe高速接口开发",
        "FPGA全流程开发"
    ],
    "work_experience": [
        {
            "company": "香港物流机械人研究中心",
            "position": "高级fpga算法工程师",
            "duration": "2023\/06-2026\/08",
            "description": "负责中心高精尖 3D 感知硬件平台的异构系统架构设计、PetaLinux 系统构建及核心算法硬化。业绩:1. 负责基于 Zynq-7020 的单目深度相机研发,通过 Vitis AI + DPU 部署实现 20 FPS 实时深度推断;2. 主导基于 XCZU15EG 的双目深度视觉方案设计,实现与 Nvidia NX 的 USB 3.0 高速数据闭环;3. 独立实现 10+ 个核心视觉算法 IP,支撑多款旗舰级 3D 机器视觉产品量产。"
        },
        {
            "company": "宁德时代新能源科技股份有限公司",
            "position": "高级fpga算法工程师",
            "duration": "2017\/02-2023\/02",
            "description": "负责动力电池生产线视觉检测系统的架构演进与硬实时控制方案。业绩:主导系统从 7Z020 向 XCZU2CG 异构架构升级,利用 APU(Linux) + RPU(实时核) 协同方案取代国外算法库,每年节省授权费数百万,系统年均节约人力成本超 2000 万。"
        },
        {
            "company": "无锡先导智能装备股份有限公司",
            "position": "机器视觉工程师",
            "duration": "2010\/07-2016\/12",
            "description": "负责3C产品自动化生产设备缺陷检测、尺寸测量模块方案设计与评估;视觉硬件选型;视觉图像处理算法编写、测试与优化;项目文档编写。业绩:负责 3C 自动化检测设备视觉系统研发,交付 60 多台稳定运行的视觉设备。"
        }
    ],
    "project_experience": [
        {
            "name": "基于 XCZU15EG 的双目立体深度感知系统开发",
            "role": "高级FPGA工程师",
            "duration": "2024\/06-2026\/08",
            "description": "针对自动驾驶需求,设计以 ZU15 为核心、通过 USB 3.0 与 Nvidia NX 数据闭环的异构系统。业绩:1. 负责 PetaLinux 系统全流程移植,定制设备树支持双路 MIPI CSI-2,开发 PL 端 SGM 加速 IP 的 Linux 驱动;2. 利用 HLS 构建大规模并行处理阵列,实现高分辨率视差图硬件实时生成。"
        },
        {
            "name": "基于 Zynq-7020 的轻量化单目深度相机开发",
            "role": "高级FPGA工程师",
            "duration": "2024\/06-2025\/08",
            "description": "在 XC7020 平台实现基于 CNN 的单目深度估算算法。业绩:1. 应用 Vitis AI 对轻量化神经网络进行 INT8 量化与算子融合并成功部署;2. 优化 AXI_HP 接口突发传输长度,采用双缓存机制,实现 320x240 分辨率下稳定的 20 FPS 输出。"
        },
        {
            "name": "3D线扫相机开发",
            "role": "高级FPGA工程师",
            "duration": "2023\/06-2024\/06",
            "description": "采用主动单线激光投射获取三维轮廓信息。业绩:1. 开发 LVDS 接口接收图像数据;2. 开发数据重排与平滑模块;3. 通过高斯拟合算法提取激光中心线亚像素位置;4. 通过 MPL 三层前馈神经网络实现三维重建。"
        },
        {
            "name": "基于 XCZU2CG 的锂电芯缺陷检测系统架构升级",
            "role": "FPGA工程师",
            "duration": "2021\/06-2022\/06",
            "description": "主导系统从单 Linux 架构向 APU+RPU 异构架构升级。业绩:1. 利用 RPU 承载剔除机构逻辑,APU 处理业务通讯,实现硬实时与系统任务解耦;2. 在 PL 端利用 HLS 设计自定义 3x3 掩膜并行处理 IP,在 20ms 节拍内完成 Sobel 算子计算,确保检测精度与稳定性。"
        },
        {
            "name": "裸电芯积碳、压伤缺陷检测",
            "role": "解决方案工程师",
            "duration": "2017\/08-2018\/04",
            "description": "通过视觉检测设备处理缺陷电芯。利用黑白相机采集标准图像,与实时图像进行差分、二值化、腐蚀运算提取缺陷,并通过 HDMI 显示及机械手挑出。业绩:1. 生产效率提高20%以上;2. 摆脱视觉算法库依赖,节约授权费;3. 单条产线减少4名人工,年节约40万以上成本。"
        }
    ],
    "certifications": [],
    "self_evaluation": "1. 精通 Zynq 7000、Zynq UltraScale+ MPSoC 等异构平台 PS + PL 端开发,具备 Zynq 全栈开发能力。2. 熟练使用 PetaLinux 进行系统裁剪、修改及设备树定义。3. 熟练使用 C\/C++ 进行 PS 端 App 和设备驱动开发,熟练使用 Verilog\/SystemVerilog 进行 PL 端硬件逻辑开发。4. 熟练掌握 HLS 高层次综合开发,擅长图像处理算法开发。5. 精通 AXI、MIPI、LVDS、USB、PCIe 高速接口开发。6. 具备独立完成 FPGA 项目开发的全流程经验。7. 具备卓越的学习能力、工作热情和沟通能力。"
}
output_key output_key
parsed/resumes/1-6aa7ab7e-153d36-2e0f1650fd4a__widget_1704704635359_0.pdf.parsed.json
状态 status
success
error_message error_message
无数据
raw_event raw_event
JSON
{
    "events": [
        {
            "eventName": "ObjectCreated:PutObject",
            "eventSource": "acs:oss",
            "eventTime": "2026-09-14T08:08:37.000Z",
            "eventVersion": "1.0",
            "oss": {
                "bucket": {
                    "arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
                    "name": "langbowei-static",
                    "ownerIdentity": "1748673497100614",
                    "virtualBucket": ""
                },
                "object": {
                    "deltaSize": 188699,
                    "eTag": "8EEBAB3B8E6820C43F7A895E52B30F45",
                    "key": "resumes\/1-6aa7ab7e-153d36-2e0f1650fd4a__widget_1704704635359_0.pdf",
                    "objectMeta": {
                        "mimeType": "application\/pdf"
                    },
                    "size": 188699
                },
                "ossSchemaVersion": "1.0",
                "ruleId": "6ace21aabfd5f4f41034504922b3ff7128aa76bb"
            },
            "region": "cn-hangzhou",
            "requestParameters": {
                "sourceIPAddress": "172.16.0.125"
            },
            "responseElements": {
                "requestId": "6AA7AB85861F163234B6A73B"
            },
            "userIdentity": {
                "principalId": "300034963247836315"
            }
        }
    ]
}
创建时间 created_at
2026-09-14 16:10:12