简历解析
#970
记录详情
1-6aaa02cc-154295-7f4315cd017a
success
2026-09-16 10:47:33
ID
id
970
请求 ID
request_id
1-6aaa02cc-154295-7f4315cd017a
解析时间
parsed_at
2026-09-16 02:45:43
source_bucket
source_bucket
langbowei-static
源对象
source_object
resumes/1-6aaa02cc-154295-7f4315cd017a__widget_1704704635359_0.pdf
对象大小
object_size
4097253
文件类型
file_type
pdf
姓名
name
黄颖
手机号
phone
15113389946
event_name
event_name
ObjectCreated:PutObject
event_time
event_time
2026-09-16T02:45:40.000Z
region
region
cn-hangzhou
etag
etag
02CB862A250C6AECFA94F3A18D96072E
文本长度
text_length
4178
parsed_result
parsed_result
JSON
{
"basic_info": {
"name": "黄颖",
"gender": "",
"phone": "15113389946",
"email": "710590870@qq.com",
"age": "",
"birth_date": "1997\/08",
"location": "",
"work_years": "3.8"
},
"education": [
{
"school": "电子科技大学中山学院",
"major": "电子科学与技术",
"degree": "本科",
"graduation_year": "2020\/06"
}
],
"job_intention": {
"expected_position": "FPGA工程师",
"expected_salary": "18K~20K",
"expected_city": "",
"availability": ""
},
"skills": [
"SPI",
"UART",
"I2C",
"DVP",
"LVDS",
"HDMI",
"USB2.0",
"DDR3",
"AXI 4",
"PCIe",
"MIPI",
"图像传感器驱动",
"DAC驱动",
"ADC驱动",
"数据采集",
"数据缓存处理",
"数据帧处理",
"PLL",
"RAM",
"FIFO",
"FFT",
"FIR",
"DDS",
"定点运算",
"定点量化",
"运算位宽",
"流水线",
"时序约束",
"收敛分析",
"跨时钟域处理",
"示波器",
"逻辑分析仪",
"板上调试",
"C语言",
"STM32",
"Python",
"Matlab",
"MobaXterm",
"ARM",
"Verilog",
"VHDL",
"SystemVerilog",
"ModelSim",
"Timing Analyzer",
"PCB Layout",
"原理图设计",
"Lattice Diamond",
"QT",
"Bootloader",
"AES"
],
"work_experience": [
{
"company": "深圳依可医疗科技有限公司",
"position": "FPGA工程师",
"duration": "2023\/06 - Present",
"description": "1、参与 ADC 芯片选型评估,负责数据接口协议与上传方案的技术讨论。2、独立承担 FPGA 逻辑设计全流程,包括 RTL 编码、功能仿真、时序收敛与板级调试。3、负责 FPGA 代码版本管理与迭代维护,持续开展功能升级与优化。4、负责 STM32 F1、H7 系列 MCU 的驱动开发、功能实现与验证。5、完成 Python 算法向 C 语言的移植实现,并开展功能验证与实验调试。6、使用 MATLAB 完成整机数据分析,评估信噪比等关键性能指标。7、配合团队成员完成实验验证与系统联调,推进 bug 闭环与交付。"
},
{
"company": "深圳市美电科技有限公司",
"position": "FPGA工程师",
"duration": "2021\/10 - 2023\/04",
"description": "负责公司红外传感器驱动开发与维护。负责红外传感器视频图像数据采集工作。负责图像后端数据流的处理与实现。负责 FPGA 平台更换的代码移植及功能验证。参与软硬件联合调试,协同完成系统调试工作。承担部分红外图像相关测试与实验任务。"
},
{
"company": "珠海市运泰利自动化设备有限公司",
"position": "电子工程师助理",
"duration": "2020\/07 - 2021\/09",
"description": "1、负责新技术的调研工作。2、负责公司预研方向的开发工作。3、配合专利工程师整理申请专利文档。4、完成上级交待的其他工作任务。"
}
],
"project_experience": [
{
"name": "ADC芯片驱动与采集",
"role": "FPGA工程师",
"duration": "2023\/06 - Present",
"description": "背景:根据项目需求,更换 ICG 类的 ADC 芯片和 ECG 类的 ADC 芯片,以及外部电路控制类的工作。具体工作:1、明确项目实际需求,基于需求制定项目需求文件。2、基于 Verilog 语言,完成 DAC、ADC 及 ECG 芯片的驱动开发,并实现数据采集。3、使用 Verilog\/VHDL 编写 DAC 输出与 ADC 采集逻辑,将 ADC 与 ECG 数据组包后上传至 RK 上位机。4、使用 SystemVerilog 编写 Testbench 激励文件,基于 ModelSim 完成功能仿真与代码调试。5、编写时序约束文件,通过 Timing Analyzer 完成时序分析,检查时序收敛与违例情况。6、向硬件工程师提供 FPGA 管脚分配方案,并明确关键信号的 PCB 布线要求。7、编写 FPGA 自测文件,通过 MobaXterm 下发指令,并结合逻辑分析仪与示波器验证功能正确性。8、编写当前版本的寄存器配置说明与调试记录文档。工作成果:完成两款产品的量产开发工作与迭代维护,以及新产品的持续开发。"
},
{
"name": "STM32嵌入式软件开发",
"role": "FPGA工程师",
"duration": "2023\/06 - Present",
"description": "背景:根据项目需求,使用 STM32F1、H7开发需求功能。具体工作:1、明确项目实际需求,基于需求制定项目需求文件。2、基于 STM32F103 的多级智能报警系统开发:编写 C 代码,驱动 WT588E02B 语音芯片,制定警报等级,灯光报警和蜂鸣器报警和语音提示。3、基于 F1 系列的安全固件升级+芯片硬件保护+readprotect 功能:通过 Bootloader+AES 加密+芯片 ID 组合,实现防篡改,防窃取的远程固件升级,以及开启读保护。4、新一代平台预研与验证:与其他人员一起验证 STM32H7 系列的 MCU驱动 ADC芯片和采集 ADC数据的工作。"
},
{
"name": "ECG心电自动增益算法Python平台转ARM平台",
"role": "FPGA工程师",
"duration": "2023\/06 - Present",
"description": "背景:根据项目需求,把有 Python 验证的 ECG 自动增益算法转移到 ARM 平台。具体工作:1、明确项目实际需求,基于需求制定项目需求文件。2、按功能分类成单独的功能模块,然后使用测试数据在 Pycharm 与 VS 平台对每个功能模块进行对比验证。3、通过公司产品的测试样机按照实验条件采集测试数据,然后把这些数据导入顶层模块的输入端,进行顶层功能测试。4、将 C 语言功能代码写入 ARM 系统工程代码中,然后使用 QT 编译代码,再通过 MobaXterm 平台下载到实际的整机上,然后进行实际 ECG 增益调节测试。5、将测试采集的整机数据导入 Matlab 进行结果分析,根据实际情况对工程代码做调整。6、写好测试报告和总结报告。"
},
{
"name": "红外成像FPGA开发项目",
"role": "FPGA工程师",
"duration": "2021\/10 - 2023\/04",
"description": "背景:负责红外成像系统 FPGA 逻辑开发与迭代优化,完成传感器驱动、图像采集、外设控制及高速接口开发,保障红外图像稳定采集、处理与输出,适配多版本探测器硬件迭代。具体工作:1、明确项目需求,基于需求制定项目需求文件。2、传感器底层驱动开发:红外探测器时序驱动、寄存器初始化配置。3、图像数据采集逻辑实现:基于 DVP 并行接口完成红外图像高速采集逻辑开发,搭建可靠的数据接收通路。4、温控电机控制开发:实现挡片电机闭环控制逻辑,结合实时温度数据完成温度补偿矫正。5、图像数据流的调整:图像裁剪,灰度转伪彩,图像算法或者数据流的部分调整。6、高速接口与外设驱动开发:LVDS 高速通信接口逻辑,开发外部 Flash 驱动与应用逻辑。7、仿真验证工作:基于 Modelsim 编写 Testbench 测试文件。工作成果:完成两款成熟产品的开发与迭代,支持产品线扩展。"
},
{
"name": "项目工程FPGA平台更换",
"role": "FPGA工程师",
"duration": "2021\/10 - 2023\/04",
"description": "背景:参与 Xilinx Spartan6 架构红外成像 FPGA 工程更换为 Efinity 国产 FPGA 平台与验证工作。具体工作:1、明确项目需求,确定自己的任务需求工作。2、按照所负责板块的模块化工程迁移:拆解原工程架构,按照功能模块完成代码迁移、语法适配等,保证模块功能完整性。3、跨平台逻辑适配优化:针对 Efinity 国产 FPGA 的硬件资源、时序特性差异,微调原有数据流架构、时序逻辑与资源调用方式,优化代码结构。4、分层级仿真验证:对所有移植后的功能模块进行单独模块级功能仿真、时序仿真,逐一验证模块输入输出逻辑、数据处理精度、时序稳定性,确保单模块功能与原工程一致。工作成果:研发新一代 FPGA 平台,可降低FPGA芯片成本。"
},
{
"name": "搭建公司FPGA平台及功能开发",
"role": "电子工程师助理",
"duration": "2020\/07 - 2021\/09",
"description": "背景:负责基于 Lattice FPGA 的数据采集与测试系统整体开发,涵盖需求拆解、模块架构设计、Verilog 逻辑开发、仿真验证、板级调试及硬件电路设计,完成软硬件全流程开发,并协助完成技术专利落地。具体工作:1、与上级明确项目需求与实际成果。2、系统架构设计与代码开发:完成功能模块拆解与架构规划,使用 Verilog 完成各子模块及顶层逻辑开发。3、核心功能逻辑实现:实现等精度频率计,UART 串口和基于 ΔΣ 调制原理完成 PDM 数字信号模拟生成。4、仿真验证与板级调试:编写 Testbench 激励文件,基于 Modelsim 完成各模块功能仿真、使用 Lattice Diamond 完成工程综合,引脚约束,保证功能与时序稳定。5、硬件设计与软硬件联调:完成 Demo 测试板原理图设计、PCB Layout 布线与硬件调试,解决电源、信号完整性、时序匹配等问题,完成软硬件联合调试与功能闭环验证。6、技术沉淀与专利落地:梳理项目创新点,配合专利工程师撰写技术资料,协助完成专利申报并成功获批。工作成果:为公司搭建了 FPGA 平台,完成了预研方向的 FPGA 功能开发,与应用类专利的申请。"
}
],
"certifications": [],
"self_evaluation": ""
}
output_key
output_key
parsed/resumes/1-6aaa02cc-154295-7f4315cd017a__widget_1704704635359_0.pdf.parsed.json
状态
status
success
error_message
error_message
无数据
raw_event
raw_event
JSON
{
"events": [
{
"eventName": "ObjectCreated:PutObject",
"eventSource": "acs:oss",
"eventTime": "2026-09-16T02:45:40.000Z",
"eventVersion": "1.0",
"oss": {
"bucket": {
"arn": "acs:oss:cn-hangzhou:1748673497100614:langbowei-static",
"name": "langbowei-static",
"ownerIdentity": "1748673497100614",
"virtualBucket": ""
},
"object": {
"deltaSize": 4097253,
"eTag": "02CB862A250C6AECFA94F3A18D96072E",
"key": "resumes\/1-6aaa02cc-154295-7f4315cd017a__widget_1704704635359_0.pdf",
"objectMeta": {
"mimeType": "application\/pdf"
},
"size": 4097253
},
"ossSchemaVersion": "1.0",
"ruleId": "6ace21aabfd5f4f41034504922b3ff7128aa76bb"
},
"region": "cn-hangzhou",
"requestParameters": {
"sourceIPAddress": "172.16.0.128"
},
"responseElements": {
"requestId": "6AAA02D4501FBA3038661B1F"
},
"userIdentity": {
"principalId": "300034963247836315"
}
}
]
}
创建时间
created_at
2026-09-16 10:47:33