简历处理详情

返回列表
肖

肖清泉resume_parse_logs.name

初筛完成 1-6a82b392-157f00-13520a53dc1d
***resume_parse_logs.phone 本科 · 湖南科技大学resume_fetch_logs.raw_data.data._widget_1704704608270 / resume_fetch_logs.raw_data.data._widget_1704704608271
FPGA工程师-深圳 resume_fetch_logs.raw_data.data._widget_1704718033203 下载简历
综合评分 70 match_score
公式得分 70
公式计算
85*50%/0.75 + 30*20%/0.75 + 85*5%/0.75 = 70分
推荐结论：待定 recommendation
关键优势 summary.key_strengths
  • 技术栈高度契合，精通Zynq架构及MIPI/LVDS等高速接口
  • 具备多个完整的图像处理及视觉算法FPGA落地项目经验
  • 目前离职，可尽快到岗
主要顾虑 summary.key_concerns
  • 实际工作经验约2.2年，未达到JD要求的3年以上
  • 最近一段工作经历仅6个月，历史稳定性较弱
  • 未明确表态是否接受大小周及早9晚9的工作节奏
推荐总结 summary.recommendation_summary
候选人技术能力突出，项目经验与岗位核心职责高度一致，但工作年限略欠且稳定性存在隐患，建议进入面试进一步考察其技术深度及抗压能力。
JD 要求 dimensions.tech_power.jd_requirement
硬性要求
3年以上图像/信号FPGA经验，精通Verilog，熟悉MIPI/LVDS等高速接口，具备大规模逻辑设计及时序问题解决能力，能阅读英文文档。
简历满足情况 high dimensions.tech_power.resume_fulfillment
85 公式 57
公式计算
85*50%/0.75 = 57分
熟练掌握Verilog、MIPI、LVDS及Zynq架构，有多个ISP及视觉算法FPGA落地项目。实际工作经验约2.2年，略低于3年要求，但技术深度和项目复杂度完全满足岗位需求。
JD 要求 dimensions.stability.jd_requirement
稳定性
未明确说明，默认评估历史任职时长及离职原因。
简历满足情况 high dimensions.stability.resume_fulfillment
30 公式 8
公式计算
30*20%/0.75 = 8分
最近一段工作仅6个月（因无晋升空间离职），前一段工作20个月（因薪资问题离职）。最近一段<=12个月且历史均值<=2年，稳定性得分较低。
JD 要求 dimensions.salary_match.jd_requirement
薪资匹配
22-30K
简历满足情况 low dimensions.salary_match.resume_fulfillment
信息不足 （50）
候选人上一份薪资23K，期望薪资可面议，未明确具体期望数字，无法准确评估匹配度。
JD 要求 dimensions.pace_match.jd_requirement
节奏匹配
深圳，大小周(早9晚9)，需接受研发攻关期加班和压力。
简历满足情况 low dimensions.pace_match.resume_fulfillment
信息不足 （60）
期望城市包含深圳，且可尽快到岗。但未明确说明是否接受大小周、早9晚9及高强度加班，关键节奏信息缺失。
JD 要求 dimensions.communication.jd_requirement
简历呈现
无直接要求，评估简历信息表达质量。
简历满足情况 high dimensions.communication.resume_fulfillment
85 公式 6
公式计算
85*5%/0.75 = 6分
简历结构清晰，模块完整，项目经历详细描述技术栈、个人动作及成果，具备较好的专业表达质量。
处理概览
当前状态 初筛完成
投递时间 08-17 15:09:09
初筛时间 08-17 07:12
AI 模型 qwen3.7-plus
查看原始日志
简历获取
ID: 712
简历解析
ID: 778
简历初筛
ID: 754
JD 分析 jd_analysis
维度评分 dimensions
硬性要求 dimensions.tech_power.raw_score
85
公式 57
公式计算
85*50%/0.75 = 57分
稳定性 dimensions.stability.raw_score
30
公式 8
公式计算
30*20%/0.75 = 8分
薪资匹配 dimensions.salary_match.raw_score
信息不足
节奏匹配 dimensions.pace_match.raw_score
信息不足
简历呈现 dimensions.communication.raw_score
85
公式 6
公式计算
85*5%/0.75 = 6分
硬性要求 high dimensions.tech_power.resume_fulfillment
85 公式 57
公式计算
85*50%/0.75 = 57分

熟练掌握Verilog、MIPI、LVDS及Zynq架构，有多个ISP及视觉算法FPGA落地项目。实际工作经验约2.2年，略低于3年要求，但技术深度和项目复杂度完全满足岗位需求。

稳定性 high dimensions.stability.resume_fulfillment
30 公式 8
公式计算
30*20%/0.75 = 8分

最近一段工作仅6个月（因无晋升空间离职），前一段工作20个月（因薪资问题离职）。最近一段<=12个月且历史均值<=2年，稳定性得分较低。

薪资匹配 low dimensions.salary_match.resume_fulfillment
信息不足 （50）

候选人上一份薪资23K，期望薪资可面议，未明确具体期望数字，无法准确评估匹配度。

节奏匹配 low dimensions.pace_match.resume_fulfillment
信息不足 （60）

期望城市包含深圳，且可尽快到岗。但未明确说明是否接受大小周、早9晚9及高强度加班，关键节奏信息缺失。

简历呈现 high dimensions.communication.resume_fulfillment
85 公式 6
公式计算
85*5%/0.75 = 6分

简历结构清晰，模块完整，项目经历详细描述技术栈、个人动作及成果，具备较好的专业表达质量。

综合评分 70 match_score
公式得分 70
公式计算
85*50%/0.75 + 30*20%/0.75 + 85*5%/0.75 = 70分
简道云原始数据
raw_data 
{
    "data": {
        "_id": "6a82b39160e8c023c1a93c98",
        "_widget_1704704608266": "肖清泉",
        "_widget_1704704608267": 25,
        "_widget_1704704608269": 3,
        "_widget_1704704608270": "本科",
        "_widget_1704704608271": "湖南科技大学",
        "_widget_1704704608272": "17397225185",
        "_widget_1704704608273": "猎头推荐",
        "_widget_1704704608274": {
            "_id": "6a41ca9408e9d74d8d3e7f56",
            "name": "唐汇沙",
            "status": 1,
            "type": 0,
            "username": "adb78383"
        },
        "_widget_1704704608275": "",
        "_widget_1704704608276": "",
        "_widget_1704704608277": "",
        "_widget_1704704608278": null,
        "_widget_1704704608279": "",
        "_widget_1704704608280": [],
        "_widget_1704704608281": "",
        "_widget_1704704608282": "",
        "_widget_1704704608283": "",
        "_widget_1704704608285": null,
        "_widget_1704704608286": "",
        "_widget_1704704608287": [],
        "_widget_1704704608288": "",
        "_widget_1704704608289": "",
        "_widget_1704704608290": "",
        "_widget_1704704608291": "",
        "_widget_1704704608292": "",
        "_widget_1704704608293": null,
        "_widget_1704704608294": "",
        "_widget_1704704635359": [
            {
                "mime": "image\/png",
                "name": "image.png",
                "size": 158305,
                "url": "https:\/\/files.jiandaoyun.com\/d4b7b16c-221b-4c24-9fe8-735a18495215?attname=image.png&e=1788249599&token=IAM-0WcXoIsrkVmXepo5BSXTXDcIPX-DF4zkUslHbLwm:Dua1p0c8ur2iXJVuEdfdzz59hvI="
            },
            {
                "mime": "image\/png",
                "name": "image.png",
                "size": 202711,
                "url": "https:\/\/files.jiandaoyun.com\/76e6d0ad-f818-40c8-ae1f-5bfc716cf557?attname=image.png&e=1788249599&token=IAM-0WcXoIsrkVmXepo5BSXTXDcIPX-DF4zkUslHbLwm:LOg9ZSqZ6Kw-i4g8D8vEi1l9Mn8="
            },
            {
                "mime": "image\/png",
                "name": "image.png",
                "size": 227884,
                "url": "https:\/\/files.jiandaoyun.com\/84337036-d93b-46b9-98b5-3f4838da5e49?attname=image.png&e=1788249599&token=IAM-0WcXoIsrkVmXepo5BSXTXDcIPX-DF4zkUslHbLwm:7RMvDsnbamu1WDH1VugMocz5TUI="
            },
            {
                "mime": "image\/png",
                "name": "image.png",
                "size": 43950,
                "url": "https:\/\/files.jiandaoyun.com\/f18a6a36-8f96-4ef5-9709-1c123a4cd4bd?attname=image.png&e=1788249599&token=IAM-0WcXoIsrkVmXepo5BSXTXDcIPX-DF4zkUslHbLwm:X0wZCA8ey3Wfm0r_fYS5A7seSzo="
            }
        ],
        "_widget_1704705395354": null,
        "_widget_1704705899099": "光电信息科学与工程",
        "_widget_1704705899109": "",
        "_widget_1704718033203": "FPGA工程师-深圳",
        "_widget_1704718033204": "社招",
        "_widget_1704779860282": "",
        "_widget_1704855805795": "男",
        "_widget_1706153011134": "23000",
        "_widget_1706153011156": "",
        "_widget_1706153011217": "",
        "_widget_1720711567551": [
            {
                "_id": "647839f76375bf0008441283",
                "name": "杨心杰",
                "status": 1,
                "type": 0,
                "username": "e3378688"
            }
        ],
        "_widget_1721375917604": "肖清泉男本科湖南科技大学FPGA工程师-深圳社招",
        "_widget_1731502958976": "谋世",
        "_widget_1731502958994": null,
        "_widget_1743072552905": "",
        "_widget_1743072552935": null,
        "_widget_1743072552936": [],
        "_widget_1743072552937": "",
        "_widget_1743072552939": "",
        "_widget_1743072552940": "",
        "_widget_1743072552941": "",
        "_widget_1743072552942": "",
        "_widget_1743072552943": "",
        "_widget_1753798296629": "CV202608-0137",
        "_widget_1760677695459": "普通一本",
        "_widget_1776678018163": [
            "踏实肯干"
        ],
        "_widget_1777201607720": "",
        "_widget_1783274570764": "6a4ab01f3f468d2be95ae4a8",
        "_widget_1783274570782": "HC2026070605",
        "_widget_1783274570800": "67adaef1fe156cbf02573142",
        "_widget_1783274570818": "",
        "_widget_1783274570873": "普通",
        "_widget_1783274570911": "深圳-源政创业大厦",
        "_widget_1784175877176": "",
        "_widget_1785756419054": 0,
        "_widget_1786789696354": [],
        "appId": "659bb2f7c22c02cc7f03d5f1",
        "createTime": "2026-08-17T07:09:05.797Z",
        "creator": {
            "_id": "6a41ca9408e9d74d8d3e7f56",
            "name": "唐汇沙",
            "status": 1,
            "type": 0,
            "username": "adb78383"
        },
        "deleteTime": null,
        "deleter": null,
        "entryId": "659bba60a3358f100c190a78",
        "flowState": 0,
        "formName": "简历库",
        "updateTime": "2026-08-17T07:09:05.799Z",
        "updater": {
            "_id": "6a41ca9408e9d74d8d3e7f56",
            "name": "唐汇沙",
            "status": 1,
            "type": 0,
            "username": "adb78383"
        }
    },
    "op": "data_create",
    "opTime": 1786950545797
}