简历处理详情

返回列表
符

符晓resume_parse_logs.name

初筛完成 1-6a688b4d-15e101-7c160b764cc9
18612023648resume_parse_logs.phone 硕士 · 清华大学/桂林电子科resume_fetch_logs.raw_data.data._widget_1704704608270 / resume_fetch_logs.raw_data.data._widget_1704704608271
FPGA工程师-深圳 resume_fetch_logs.raw_data.data._widget_1704718033203 下载简历
综合评分 78 match_score
公式得分 82
公式计算
88*50%/0.75 + 65*20%/0.75 + 95*5%/0.75 = 82分
推荐结论：待定 recommendation
关键优势 summary.key_strengths
  • FPGA开发经验超10年，精通Verilog及PCIE/USB等高速接口，具备复杂逻辑设计与调试能力。
  • 项目经验丰富且成果量化明确，如资源消耗降低80%、接口速率提升10倍以上，具备带领团队经验。
主要顾虑 summary.key_concerns
  • 缺乏JD筛选标准强调的图像处理算法FPGA开发经验及LVDS/MIPI接口经验。
  • 未明确说明是否接受大小周及早9晚9的高强度工作节奏，且未提供期望薪资。
推荐总结 summary.recommendation_summary
候选人硬技能与项目经验突出，稳定性良好，综合匹配分达77.8分。但因信息覆盖率未达65%（缺乏薪资及节奏意愿），且核心筛选条件（图像/LVDS）部分缺失，建议进入pending状态进行人工核实。
JD 要求 dimensions.tech_power.jd_requirement
硬性要求
3年以上图像处理/信号处理算法FPGA开发经验；熟练掌握Verilog；熟悉MIPI/PCIE/USB/LVDS等高速接口；具备大规模电路逻辑设计与复杂时序解决能力；熟练阅读英文文档。筛选标准强调图像与LVDS。
简历满足情况 high dimensions.tech_power.resume_fulfillment
88 公式 59
公式计算
88*50%/0.75 = 59分
具备10年以上FPGA及信号处理开发经验，精通Verilog、PCIE/USB及复杂时序设计，英文阅读无障碍。但缺乏图像处理经验，且未提及MIPI与LVDS接口经验。项目成果丰富且量化明确。
JD 要求 dimensions.stability.jd_requirement
稳定性
未明确说明，按常规稳定性标准评估（最近一段任职>12个月，历史平均任职>2年）。
简历满足情况 medium dimensions.stability.resume_fulfillment
65 公式 17
公式计算
65*20%/0.75 = 17分
最近一段任职大富科技约20个月（>12个月）。历史5段正式工作平均任职年限约2.8年（在2-3年之间），符合稳定性通过标准。当前无空档期。
JD 要求 dimensions.salary_match.jd_requirement
薪资匹配
期望薪资范围22-30K。
简历满足情况 low dimensions.salary_match.resume_fulfillment
信息不足 （50）
简历中未提供期望薪资信息，无法评估匹配度。
JD 要求 dimensions.pace_match.jd_requirement
节奏匹配
深圳线下办公；大小周(早9晚9)；能接受研发攻关期加班和一定的工作压力。
简历满足情况 low dimensions.pace_match.resume_fulfillment
信息不足 （60）
候选人当前在深圳，地点匹配。但未明确说明是否接受大小周、早9晚9及高强度加班节奏。
JD 要求 dimensions.communication.jd_requirement
简历呈现
此项为简历信息表达质量评估，JD无直接要求。
简历满足情况 high dimensions.communication.resume_fulfillment
95 公式 6
公式计算
95*5%/0.75 = 6分
简历结构清晰，模块划分合理；任职时间、项目职责等关键字段完整；项目描述包含背景、个人动作与量化结果；时间线一致，无矛盾。
处理概览
当前状态 初筛完成
投递时间 07-28 18:58:22
初筛时间 07-28 11:00
AI 模型 qwen3.7-plus
查看原始日志
简历获取
ID: 369
简历解析
ID: 417
简历初筛
ID: 395
JD 分析 jd_analysis
维度评分 dimensions
硬性要求 dimensions.tech_power.raw_score
88
公式 59
公式计算
88*50%/0.75 = 59分
稳定性 dimensions.stability.raw_score
65
公式 17
公式计算
65*20%/0.75 = 17分
薪资匹配 dimensions.salary_match.raw_score
信息不足
节奏匹配 dimensions.pace_match.raw_score
信息不足
简历呈现 dimensions.communication.raw_score
95
公式 6
公式计算
95*5%/0.75 = 6分
硬性要求 high dimensions.tech_power.resume_fulfillment
88 公式 59
公式计算
88*50%/0.75 = 59分

具备10年以上FPGA及信号处理开发经验，精通Verilog、PCIE/USB及复杂时序设计，英文阅读无障碍。但缺乏图像处理经验，且未提及MIPI与LVDS接口经验。项目成果丰富且量化明确。

稳定性 medium dimensions.stability.resume_fulfillment
65 公式 17
公式计算
65*20%/0.75 = 17分

最近一段任职大富科技约20个月（>12个月）。历史5段正式工作平均任职年限约2.8年（在2-3年之间），符合稳定性通过标准。当前无空档期。

薪资匹配 low dimensions.salary_match.resume_fulfillment
信息不足 （50）

简历中未提供期望薪资信息，无法评估匹配度。

节奏匹配 low dimensions.pace_match.resume_fulfillment
信息不足 （60）

候选人当前在深圳，地点匹配。但未明确说明是否接受大小周、早9晚9及高强度加班节奏。

简历呈现 high dimensions.communication.resume_fulfillment
95 公式 6
公式计算
95*5%/0.75 = 6分

简历结构清晰，模块划分合理；任职时间、项目职责等关键字段完整；项目描述包含背景、个人动作与量化结果；时间线一致，无矛盾。

综合评分 78 match_score
公式得分 82
公式计算
88*50%/0.75 + 65*20%/0.75 + 95*5%/0.75 = 82分
简道云原始数据
raw_data 
{
    "data": {
        "_id": "6a61aed5e2ebb3d69fd093b4",
        "_widget_1704704608266": "符晓",
        "_widget_1704704608267": 40,
        "_widget_1704704608269": 17.1,
        "_widget_1704704608270": "硕士",
        "_widget_1704704608271": "清华大学\/桂林电子科",
        "_widget_1704704608272": "18612023648",
        "_widget_1704704608273": "BOSS",
        "_widget_1704704608274": {
            "_id": "6a41ca9408e9d74d8d3e7f56",
            "name": "唐汇沙",
            "status": 1,
            "type": 0,
            "username": "adb78383"
        },
        "_widget_1704704608275": "",
        "_widget_1704704608276": "",
        "_widget_1704704608277": "",
        "_widget_1704704608278": null,
        "_widget_1704704608279": "",
        "_widget_1704704608280": [],
        "_widget_1704704608281": "",
        "_widget_1704704608282": "",
        "_widget_1704704608283": "",
        "_widget_1704704608285": null,
        "_widget_1704704608286": "",
        "_widget_1704704608287": [],
        "_widget_1704704608288": "",
        "_widget_1704704608289": "",
        "_widget_1704704608290": "",
        "_widget_1704704608291": "",
        "_widget_1704704608292": "",
        "_widget_1704704608293": null,
        "_widget_1704704608294": "",
        "_widget_1704704635359": [
            {
                "mime": "application\/pdf",
                "name": "【fpga工程师_深圳 30-45K】符晓 10年以上 (1).pdf",
                "size": 292283,
                "url": "https:\/\/files.jiandaoyun.com\/f04919aa-516d-4f58-a233-10f5343e9305?attname=%E3%80%90fpga%E5%B7%A5%E7%A8%8B%E5%B8%88_%E6%B7%B1%E5%9C%B3%2030-45K%E3%80%91%E7%AC%A6%E6%99%93%2010%E5%B9%B4%E4%BB%A5%E4%B8%8A%20(1).pdf&e=1786085999&token=IAM-0WcXoIsrkVmXepo5BSXTXDcIPX-DF4zkUslHbLwm:GmB9ZR3CqMIsXDCzVt9s9ZpJwNA="
            }
        ],
        "_widget_1704705395354": null,
        "_widget_1704705899099": "通信工程",
        "_widget_1704705899109": "",
        "_widget_1704718033203": "FPGA工程师-深圳",
        "_widget_1704718033204": "社招",
        "_widget_1704779860282": "",
        "_widget_1704855805795": "男",
        "_widget_1706153011134": "",
        "_widget_1706153011156": "",
        "_widget_1706153011217": "",
        "_widget_1720711567551": [
            {
                "_id": "647839f76375bf0008441283",
                "name": "杨心杰",
                "status": 1,
                "type": 0,
                "username": "e3378688"
            }
        ],
        "_widget_1721375917604": "符晓男硕士清华大学\/桂林电子科FPGA工程师-深圳社招",
        "_widget_1731502958976": "",
        "_widget_1731502958994": null,
        "_widget_1743072552905": "",
        "_widget_1743072552935": null,
        "_widget_1743072552936": [],
        "_widget_1743072552937": "",
        "_widget_1743072552939": "",
        "_widget_1743072552940": "",
        "_widget_1743072552941": "",
        "_widget_1743072552942": "",
        "_widget_1743072552943": "",
        "_widget_1753798296629": "CV202607-0171",
        "_widget_1760677695459": "211\/双一流",
        "_widget_1776678018163": [
            "实习经历",
            "任职稳定"
        ],
        "_widget_1777201607720": "",
        "_widget_1783274570764": "6a4ab01f3f468d2be95ae4a8",
        "_widget_1783274570782": "HC2026070605",
        "_widget_1783274570800": "67adaef1fe156cbf02573142",
        "_widget_1783274570818": "",
        "_widget_1783274570873": "普通",
        "_widget_1783274570911": "深圳-源政创业大厦",
        "_widget_1784175877176": "",
        "appId": "659bb2f7c22c02cc7f03d5f1",
        "createTime": "2026-07-23T06:04:05.084Z",
        "creator": {
            "_id": "6a41ca9408e9d74d8d3e7f56",
            "name": "唐汇沙",
            "status": 1,
            "type": 0,
            "username": "adb78383"
        },
        "deleteTime": null,
        "deleter": null,
        "entryId": "659bba60a3358f100c190a78",
        "flowState": 0,
        "formName": "简历库",
        "updateTime": "2026-07-23T06:04:05.086Z",
        "updater": {
            "_id": "6a41ca9408e9d74d8d3e7f56",
            "name": "唐汇沙",
            "status": 1,
            "type": 0,
            "username": "adb78383"
        }
    },
    "op": "data_create",
    "opTime": 1784786645084
}