简历处理详情

返回列表
刘

刘瑞元resume_parse_logs.name

初筛完成 1-6a7d6d04-157f00-acb940d05c58
15813375667resume_parse_logs.phone 硕士 · 中国科学院大学resume_fetch_logs.raw_data.data._widget_1704704608270 / resume_fetch_logs.raw_data.data._widget_1704704608271
FPGA工程师-深圳 resume_fetch_logs.raw_data.data._widget_1704718033203 下载简历
综合评分 85 match_score
公式得分 91
公式计算
95*50%/0.8 + 80*20%/0.8 + 90*5%/0.8 + 95*5%/0.8 = 91分
推荐结论：通过 recommendation
关键优势 summary.key_strengths
  • FPGA开发经验丰富，超6年图像/信号处理及NPU芯片前端设计经验，远超JD要求
  • 具备完整的芯片设计开发流程经验，有NPU流片及工业超声产品成功交付的复杂项目成果
主要顾虑 summary.key_concerns
  • 简历未明确体现MIPI、PCIE、USB、LVDS等高速接口调试经验及英文文档阅读能力
  • 未明确表态是否接受大小周（早9晚9）及研发攻关期的高强度加班节奏
推荐总结 summary.recommendation_summary
候选人技术匹配度高，核心技能覆盖良好，稳定性佳且薪资在预算内。虽部分高速接口经验及加班意愿等信息缺失需面试核实，但不影响整体高匹配度，建议推进面试。
JD 要求 dimensions.tech_power.jd_requirement
硬性要求
3年以上图像处理/信号处理算法FPGA开发经验；熟练掌握Verilog；有高速信号调试经验，熟悉MIPI/PCIE/USB/LVDS等接口；具备大规模电路逻辑设计及复杂时序解决能力；熟练阅读英文文档。
简历满足情况 medium dimensions.tech_power.resume_fulfillment
95 公式 59
公式计算
95*50%/0.8 = 59分
具备约6.75年FPGA相关经验，精通Verilog及RTL实现，有NPU及超声信号处理等大规模逻辑设计与成功交付经验，高度满足核心要求。但简历未明确提及MIPI/PCIE/USB/LVDS等具体高速接口经验及英文文档阅读能力，故置信度为medium。
JD 要求 dimensions.stability.jd_requirement
稳定性
未明确说明，默认评估历史任职时长与稳定性。
简历满足情况 high dimensions.stability.resume_fulfillment
80 公式 20
公式计算
80*20%/0.8 = 20分
最近一段正式工作（ASTRI）任职30个月，超过24个月，且期间职责从一代debug到二代全流程再到三代系统级优化，持续扩大，稳定性表现优秀。
JD 要求 dimensions.salary_match.jd_requirement
薪资匹配
薪资范围 22-30K。
简历满足情况 high dimensions.salary_match.resume_fulfillment
90 公式 6
公式计算
90*5%/0.8 = 6分
候选人期望薪资为税前月薪30K左右，正好处于JD预算上限范围内，匹配度极高。
JD 要求 dimensions.pace_match.jd_requirement
节奏匹配
深圳工作；大小周(早9晚9)；能接受研发攻关期加班和一定的工作压力。
简历满足情况 low dimensions.pace_match.resume_fulfillment
信息不足 （60）
候选人现居深圳且期望工作地为深圳，地点完全匹配。但未明确说明是否接受大小周、早9晚9及高强度加班，也未提供到岗时间，关键意愿信息缺失，置信度为low。
JD 要求 dimensions.communication.jd_requirement
简历呈现
此项为简历信息表达质量评估，JD无直接要求。
简历满足情况 high dimensions.communication.resume_fulfillment
95 公式 6
公式计算
95*5%/0.8 = 6分
简历模块清晰，时间线完整，项目描述详细且包含具体的背景、个人动作与成果（如NPU流片、超声产品交付），逻辑连贯，表达质量高。
处理概览
当前状态 初筛完成
投递时间 08-13 15:06:53
初筛时间 08-13 07:09
AI 模型 qwen3.7-plus
查看原始日志
简历获取
ID: 658
简历解析
ID: 706
简历初筛
ID: 684
JD 分析 jd_analysis
维度评分 dimensions
硬性要求 dimensions.tech_power.raw_score
95
公式 59
公式计算
95*50%/0.8 = 59分
稳定性 dimensions.stability.raw_score
80
公式 20
公式计算
80*20%/0.8 = 20分
薪资匹配 dimensions.salary_match.raw_score
90
公式 6
公式计算
90*5%/0.8 = 6分
节奏匹配 dimensions.pace_match.raw_score
信息不足
简历呈现 dimensions.communication.raw_score
95
公式 6
公式计算
95*5%/0.8 = 6分
硬性要求 medium dimensions.tech_power.resume_fulfillment
95 公式 59
公式计算
95*50%/0.8 = 59分

具备约6.75年FPGA相关经验，精通Verilog及RTL实现，有NPU及超声信号处理等大规模逻辑设计与成功交付经验，高度满足核心要求。但简历未明确提及MIPI/PCIE/USB/LVDS等具体高速接口经验及英文文档阅读能力，故置信度为medium。

稳定性 high dimensions.stability.resume_fulfillment
80 公式 20
公式计算
80*20%/0.8 = 20分

最近一段正式工作（ASTRI）任职30个月，超过24个月，且期间职责从一代debug到二代全流程再到三代系统级优化，持续扩大，稳定性表现优秀。

薪资匹配 high dimensions.salary_match.resume_fulfillment
90 公式 6
公式计算
90*5%/0.8 = 6分

候选人期望薪资为税前月薪30K左右，正好处于JD预算上限范围内，匹配度极高。

节奏匹配 low dimensions.pace_match.resume_fulfillment
信息不足 （60）

候选人现居深圳且期望工作地为深圳，地点完全匹配。但未明确说明是否接受大小周、早9晚9及高强度加班，也未提供到岗时间，关键意愿信息缺失，置信度为low。

简历呈现 high dimensions.communication.resume_fulfillment
95 公式 6
公式计算
95*5%/0.8 = 6分

简历模块清晰，时间线完整，项目描述详细且包含具体的背景、个人动作与成果（如NPU流片、超声产品交付），逻辑连贯，表达质量高。

综合评分 85 match_score
公式得分 91
公式计算
95*50%/0.8 + 80*20%/0.8 + 90*5%/0.8 + 95*5%/0.8 = 91分
简道云原始数据
raw_data 
{
    "data": {
        "_id": "6a7d6d03e8ef62635b514714",
        "_widget_1704704608266": "刘瑞元",
        "_widget_1704704608267": 40,
        "_widget_1704704608269": 14,
        "_widget_1704704608270": "硕士",
        "_widget_1704704608271": "中国科学院大学",
        "_widget_1704704608272": "15813375667",
        "_widget_1704704608273": "猎头推荐",
        "_widget_1704704608274": {
            "_id": "6a41ca9408e9d74d8d3e7f56",
            "name": "唐汇沙",
            "status": 1,
            "type": 0,
            "username": "adb78383"
        },
        "_widget_1704704608275": "",
        "_widget_1704704608276": "",
        "_widget_1704704608277": "",
        "_widget_1704704608278": null,
        "_widget_1704704608279": "",
        "_widget_1704704608280": [],
        "_widget_1704704608281": "",
        "_widget_1704704608282": "",
        "_widget_1704704608283": "",
        "_widget_1704704608285": null,
        "_widget_1704704608286": "",
        "_widget_1704704608287": [],
        "_widget_1704704608288": "",
        "_widget_1704704608289": "",
        "_widget_1704704608290": "",
        "_widget_1704704608291": "",
        "_widget_1704704608292": "",
        "_widget_1704704608293": null,
        "_widget_1704704608294": "",
        "_widget_1704704635359": [
            {
                "mime": "image\/png",
                "name": "image.png",
                "size": 134772,
                "url": "https:\/\/files.jiandaoyun.com\/23b644eb-0c90-4bd8-a168-80922088dfca?attname=image.png&e=1787903999&token=IAM-0WcXoIsrkVmXepo5BSXTXDcIPX-DF4zkUslHbLwm:6zYNaavvQ4l9As3oEez2JbO3RJ4="
            },
            {
                "mime": "image\/png",
                "name": "image.png",
                "size": 225700,
                "url": "https:\/\/files.jiandaoyun.com\/72473ef2-53b3-49e2-afa5-bc64cceac777?attname=image.png&e=1787903999&token=IAM-0WcXoIsrkVmXepo5BSXTXDcIPX-DF4zkUslHbLwm:65GCeAKrNUNQDQJRxRFqB1jwTVs="
            },
            {
                "mime": "image\/png",
                "name": "image.png",
                "size": 107471,
                "url": "https:\/\/files.jiandaoyun.com\/167e6b74-37c9-460f-80b2-5c69f1f88fa1?attname=image.png&e=1787903999&token=IAM-0WcXoIsrkVmXepo5BSXTXDcIPX-DF4zkUslHbLwm:cKVLr3qguBNwSafW0R8Z9kyZkMQ="
            }
        ],
        "_widget_1704705395354": null,
        "_widget_1704705899099": "地球化学",
        "_widget_1704705899109": "",
        "_widget_1704718033203": "FPGA工程师-深圳",
        "_widget_1704718033204": "社招",
        "_widget_1704779860282": "",
        "_widget_1704855805795": "男",
        "_widget_1706153011134": "30000元\/月",
        "_widget_1706153011156": "",
        "_widget_1706153011217": "",
        "_widget_1720711567551": [
            {
                "_id": "647839f76375bf0008441283",
                "name": "杨心杰",
                "status": 1,
                "type": 0,
                "username": "e3378688"
            }
        ],
        "_widget_1721375917604": "刘瑞元男硕士中国科学院大学FPGA工程师-深圳社招",
        "_widget_1731502958976": "高凡",
        "_widget_1731502958994": null,
        "_widget_1743072552905": "",
        "_widget_1743072552935": null,
        "_widget_1743072552936": [],
        "_widget_1743072552937": "",
        "_widget_1743072552939": "",
        "_widget_1743072552940": "",
        "_widget_1743072552941": "",
        "_widget_1743072552942": "",
        "_widget_1743072552943": "",
        "_widget_1753798296629": "CV202608-0095",
        "_widget_1760677695459": "211\/双一流",
        "_widget_1776678018163": [
            "踏实肯干"
        ],
        "_widget_1777201607720": "",
        "_widget_1783274570764": "6a4ab01f3f468d2be95ae4a8",
        "_widget_1783274570782": "HC2026070605",
        "_widget_1783274570800": "67adaef1fe156cbf02573142",
        "_widget_1783274570818": "",
        "_widget_1783274570873": "普通",
        "_widget_1783274570911": "深圳-源政创业大厦",
        "_widget_1784175877176": "",
        "_widget_1785756419054": 0,
        "appId": "659bb2f7c22c02cc7f03d5f1",
        "createTime": "2026-08-13T07:06:43.362Z",
        "creator": {
            "_id": "6a41ca9408e9d74d8d3e7f56",
            "name": "唐汇沙",
            "status": 1,
            "type": 0,
            "username": "adb78383"
        },
        "deleteTime": null,
        "deleter": null,
        "entryId": "659bba60a3358f100c190a78",
        "flowState": 0,
        "formName": "简历库",
        "updateTime": "2026-08-13T07:06:43.364Z",
        "updater": {
            "_id": "6a41ca9408e9d74d8d3e7f56",
            "name": "唐汇沙",
            "status": 1,
            "type": 0,
            "username": "adb78383"
        }
    },
    "op": "data_create",
    "opTime": 1786604803362
}