简历处理详情

返回列表
刘

刘瑞resume_parse_logs.name

初筛完成 1-6a7d7259-159ffb-07bde9cccd28
***resume_parse_logs.phone 本科 · 重庆文理学院resume_fetch_logs.raw_data.data._widget_1704704608270 / resume_fetch_logs.raw_data.data._widget_1704704608271
FPGA工程师-深圳 resume_fetch_logs.raw_data.data._widget_1704718033203 下载简历
综合评分 75 match_score
公式得分 80
公式计算
100*50%/0.75 + 30*20%/0.75 + 85*5%/0.75 = 80分
推荐结论：待定 recommendation
关键优势 summary.key_strengths
  • 核心技能覆盖度高，精通Verilog及FPGA开发，熟悉MIPI/LVDS等高速接口
  • 具备高度相关的图像处理FPGA项目经验，如MPSOC、DDR4及多种图像算法实现
主要顾虑 summary.key_concerns
  • 正式工作年限约2.75年，略低于JD要求的3年以上相关经验
  • 最近一段工作任职不足12个月，历史平均任职2年，稳定性存在风险
  • 未明确是否接受深圳工作地及大小周加班安排
推荐总结 summary.recommendation_summary
技术能力与岗位需求高度契合，项目经验丰富，但工作年限、稳定性及异地/加班接受度需进一步核实，建议推进至面试环节综合评估。
JD 要求 dimensions.tech_power.jd_requirement
硬性要求
统招本科，3年以上图像处理/信号处理算法FPGA开发经验；熟练Verilog；熟悉MIPI/PCIE/USB/LVDS等高速接口；具备大规模电路逻辑设计与调试经验；能阅读英文文档。
简历满足情况 medium dimensions.tech_power.resume_fulfillment
100 公式 67
公式计算
100*50%/0.75 = 67分
候选人精通Verilog，熟悉MIPI/LVDS/HDMI等接口，具备MPSOC、DDR4及多种图像算法的FPGA开发项目经验。正式工作年限约2.75年，略低于3年要求；英文文档阅读能力未明确提及。整体技术能力高度匹配。
JD 要求 dimensions.stability.jd_requirement
稳定性
JD未明确稳定性要求，按常规标准评估历史任职时长与连续性。
简历满足情况 medium dimensions.stability.resume_fulfillment
30 公式 8
公式计算
30*20%/0.75 = 8分
候选人最近一段工作（2025.11-至今）任职约9个月，上一段工作（2023.11-2025.11）任职24个月。最近一段≤12个月且历史均值≤2年，稳定性得分较低。
JD 要求 dimensions.salary_match.jd_requirement
薪资匹配
薪资范围22-30K。
简历满足情况 low dimensions.salary_match.resume_fulfillment
信息不足 （50）
候选人目前薪资22K*14薪，期望薪资为“面议”，未明确具体期望数值，无法直接判断匹配度。
JD 要求 dimensions.pace_match.jd_requirement
节奏匹配
工作地点深圳，大小周(早9晚9)，需接受研发攻关期加班和工作压力。
简历满足情况 low dimensions.pace_match.resume_fulfillment
信息不足 （50）
候选人现居上海，可接受工作地为江苏省，未明确是否接受深圳；未提及是否接受大小周及加班安排。关键意愿均未提供，视为信息缺失。
JD 要求 dimensions.communication.jd_requirement
简历呈现
此项为简历信息表达质量评估，JD无直接要求。
简历满足情况 high dimensions.communication.resume_fulfillment
85 公式 6
公式计算
85*5%/0.75 = 6分
简历模块清晰，阅读顺序合理；任职时间、职位、公司和项目字段完整；能清晰说明项目背景、个人动作和结果，表达质量较高。
处理概览
当前状态 初筛完成
投递时间 08-13 15:29:31
初筛时间 08-13 07:32
AI 模型 qwen3.7-plus
查看原始日志
简历获取
ID: 661
简历解析
ID: 709
简历初筛
ID: 687
JD 分析 jd_analysis
维度评分 dimensions
硬性要求 dimensions.tech_power.raw_score
100
公式 67
公式计算
100*50%/0.75 = 67分
稳定性 dimensions.stability.raw_score
30
公式 8
公式计算
30*20%/0.75 = 8分
薪资匹配 dimensions.salary_match.raw_score
信息不足
节奏匹配 dimensions.pace_match.raw_score
信息不足
简历呈现 dimensions.communication.raw_score
85
公式 6
公式计算
85*5%/0.75 = 6分
硬性要求 medium dimensions.tech_power.resume_fulfillment
100 公式 67
公式计算
100*50%/0.75 = 67分

候选人精通Verilog，熟悉MIPI/LVDS/HDMI等接口，具备MPSOC、DDR4及多种图像算法的FPGA开发项目经验。正式工作年限约2.75年，略低于3年要求；英文文档阅读能力未明确提及。整体技术能力高度匹配。

稳定性 medium dimensions.stability.resume_fulfillment
30 公式 8
公式计算
30*20%/0.75 = 8分

候选人最近一段工作（2025.11-至今）任职约9个月，上一段工作（2023.11-2025.11）任职24个月。最近一段≤12个月且历史均值≤2年，稳定性得分较低。

薪资匹配 low dimensions.salary_match.resume_fulfillment
信息不足 （50）

候选人目前薪资22K*14薪，期望薪资为“面议”，未明确具体期望数值，无法直接判断匹配度。

节奏匹配 low dimensions.pace_match.resume_fulfillment
信息不足 （50）

候选人现居上海，可接受工作地为江苏省，未明确是否接受深圳；未提及是否接受大小周及加班安排。关键意愿均未提供，视为信息缺失。

简历呈现 high dimensions.communication.resume_fulfillment
85 公式 6
公式计算
85*5%/0.75 = 6分

简历模块清晰，阅读顺序合理；任职时间、职位、公司和项目字段完整；能清晰说明项目背景、个人动作和结果，表达质量较高。

综合评分 75 match_score
公式得分 80
公式计算
100*50%/0.75 + 30*20%/0.75 + 85*5%/0.75 = 80分
简道云原始数据
raw_data 
{
    "data": {
        "_id": "6a7d7259ee15154381a8eae2",
        "_widget_1704704608266": "刘熵",
        "_widget_1704704608267": 24,
        "_widget_1704704608269": 3,
        "_widget_1704704608270": "本科",
        "_widget_1704704608271": "重庆文理学院",
        "_widget_1704704608272": "15147144177",
        "_widget_1704704608273": "BOSS",
        "_widget_1704704608274": {
            "_id": "6a41ca9408e9d74d8d3e7f56",
            "name": "唐汇沙",
            "status": 1,
            "type": 0,
            "username": "adb78383"
        },
        "_widget_1704704608275": "",
        "_widget_1704704608276": "",
        "_widget_1704704608277": "",
        "_widget_1704704608278": null,
        "_widget_1704704608279": "",
        "_widget_1704704608280": [],
        "_widget_1704704608281": "",
        "_widget_1704704608282": "",
        "_widget_1704704608283": "",
        "_widget_1704704608285": null,
        "_widget_1704704608286": "",
        "_widget_1704704608287": [],
        "_widget_1704704608288": "",
        "_widget_1704704608289": "",
        "_widget_1704704608290": "",
        "_widget_1704704608291": "",
        "_widget_1704704608292": "",
        "_widget_1704704608293": null,
        "_widget_1704704608294": "",
        "_widget_1704704635359": [
            {
                "mime": "image\/png",
                "name": "image.png",
                "size": 156003,
                "url": "https:\/\/files.jiandaoyun.com\/9fcf5948-b0bd-47ae-b8e6-084f30e74947?attname=image.png&e=1787903999&token=IAM-0WcXoIsrkVmXepo5BSXTXDcIPX-DF4zkUslHbLwm:NiSo6ZkgXb27F-L1CtayAWSUxAU="
            },
            {
                "mime": "image\/png",
                "name": "image.png",
                "size": 292512,
                "url": "https:\/\/files.jiandaoyun.com\/06d89066-05b7-420a-8091-abea5373a402?attname=image.png&e=1787903999&token=IAM-0WcXoIsrkVmXepo5BSXTXDcIPX-DF4zkUslHbLwm:carSXx9LgIG4RWiF1JhqE-8pPZs="
            },
            {
                "mime": "image\/png",
                "name": "image.png",
                "size": 123533,
                "url": "https:\/\/files.jiandaoyun.com\/867a9185-b235-453c-bd2f-f6332296e4d2?attname=image.png&e=1787903999&token=IAM-0WcXoIsrkVmXepo5BSXTXDcIPX-DF4zkUslHbLwm:YWoYgcOuTrZIkB2TWdVfx2NkAN8="
            }
        ],
        "_widget_1704705395354": null,
        "_widget_1704705899099": "微电子科学与工程",
        "_widget_1704705899109": "",
        "_widget_1704718033203": "FPGA工程师-深圳",
        "_widget_1704718033204": "社招",
        "_widget_1704779860282": "",
        "_widget_1704855805795": "男",
        "_widget_1706153011134": "面议",
        "_widget_1706153011156": "",
        "_widget_1706153011217": "",
        "_widget_1720711567551": [
            {
                "_id": "647839f76375bf0008441283",
                "name": "杨心杰",
                "status": 1,
                "type": 0,
                "username": "e3378688"
            }
        ],
        "_widget_1721375917604": "刘熵男本科重庆文理学院FPGA工程师-深圳社招",
        "_widget_1731502958976": "",
        "_widget_1731502958994": null,
        "_widget_1743072552905": "",
        "_widget_1743072552935": null,
        "_widget_1743072552936": [],
        "_widget_1743072552937": "",
        "_widget_1743072552939": "",
        "_widget_1743072552940": "",
        "_widget_1743072552941": "",
        "_widget_1743072552942": "",
        "_widget_1743072552943": "",
        "_widget_1753798296629": "CV202608-0098",
        "_widget_1760677695459": "非目标范围",
        "_widget_1776678018163": [
            "踏实肯干"
        ],
        "_widget_1777201607720": "",
        "_widget_1783274570764": "6a4ab01f3f468d2be95ae4a8",
        "_widget_1783274570782": "HC2026070605",
        "_widget_1783274570800": "67adaef1fe156cbf02573142",
        "_widget_1783274570818": "",
        "_widget_1783274570873": "普通",
        "_widget_1783274570911": "深圳-源政创业大厦",
        "_widget_1784175877176": "",
        "_widget_1785756419054": 0,
        "appId": "659bb2f7c22c02cc7f03d5f1",
        "createTime": "2026-08-13T07:29:29.154Z",
        "creator": {
            "_id": "6a41ca9408e9d74d8d3e7f56",
            "name": "唐汇沙",
            "status": 1,
            "type": 0,
            "username": "adb78383"
        },
        "deleteTime": null,
        "deleter": null,
        "entryId": "659bba60a3358f100c190a78",
        "flowState": 0,
        "formName": "简历库",
        "updateTime": "2026-08-13T07:29:29.156Z",
        "updater": {
            "_id": "6a41ca9408e9d74d8d3e7f56",
            "name": "唐汇沙",
            "status": 1,
            "type": 0,
            "username": "adb78383"
        }
    },
    "op": "data_create",
    "opTime": 1786606169154
}