返回列表
鲁
鲁博resume_parse_logs.name
初筛完成 1-6a68890b-156104-d9f74ec39c8f
185-2730-9785resume_parse_logs.phone
硕士 · 三峡大学resume_fetch_logs.raw_data.data._widget_1704704608270 / resume_fetch_logs.raw_data.data._widget_1704704608271
FPGA工程师-深圳
resume_fetch_logs.raw_data.data._widget_1704718033203
下载简历
综合评分
95
match_score
公式得分
95
公式计算
95*50%/0.55 + 95*5%/0.55 = 95分
推荐结论:待定
recommendation
关键优势
summary.key_strengths
- 核心硬技能突出,具备YOLO推理加速及高速接口(PCIE等)开发经验,与岗位图像和信号处理需求高度契合
- 简历信息表达质量高,项目经历描述清晰,包含明确的背景、动作与量化结果
主要顾虑
summary.key_concerns
- 缺失期望薪资、意向城市及到岗时间,无法评估薪资匹配度与节奏匹配度
- 正式工作经历仅有一段(约2年),且未明确表态是否接受深圳线下办公及大小周高强度节奏
推荐总结
summary.recommendation_summary
候选人硬技能与表达质量优秀,但关键匹配信息(薪资、地点、节奏、稳定性)严重缺失,信息覆盖率与整体置信度均低于阈值,需补充信息后再做决策。
JD 要求
dimensions.tech_power.jd_requirement
硬性要求
统招本科以上,3年以上图像/信号处理FPGA经验,精通Verilog,熟悉PCIE/LVDS等高速接口,具备大规模逻辑设计与时序解决能力。
简历满足情况
high
dimensions.tech_power.resume_fulfillment
95
公式 86
公式计算
95*50%/0.55 = 86分
硕士学历满足要求;具备YOLO图像加速与雷达信号处理经验,熟练掌握Verilog及PCIE等高速接口,但缺乏LVDS/MIPI经验;正式工作年限略欠3年要求,但项目深度与复杂度高度匹配。
JD 要求
dimensions.stability.jd_requirement
稳定性
未明确说明,默认评估标准:多段正式工作经历且任职时长稳定。
简历满足情况
low
dimensions.stability.resume_fulfillment
信息不足
(50)
仅有一段正式工作经历(2024.7至今约2年),此前为实习,不满足多段经历评估条件,置信度为low。
JD 要求
dimensions.salary_match.jd_requirement
薪资匹配
期望薪资范围22-30K。
简历满足情况
low
dimensions.salary_match.resume_fulfillment
信息不足
(50)
简历未提供期望薪资,无法评估匹配度,置信度为low。
JD 要求
dimensions.pace_match.jd_requirement
节奏匹配
深圳线下办公,大小周(早9晚9),接受研发攻关期加班,期望到岗2026-07-31。
简历满足情况
low
dimensions.pace_match.resume_fulfillment
信息不足
(50)
当前位于湖南长沙,未说明是否接受深圳办公、大小周及加班安排,未提供到岗时间,置信度为low。
JD 要求
dimensions.communication.jd_requirement
简历呈现
此项为简历信息表达质量评估,JD无直接要求。
简历满足情况
high
dimensions.communication.resume_fulfillment
95
公式 9
公式计算
95*5%/0.55 = 9分
简历结构清晰,模块划分合理;任职时间、项目职责等关键字段完整;项目描述包含明确的背景、技术动作与落地结果,时间线一致,无矛盾。
处理概览
当前状态
初筛完成
投递时间
07-28 18:48:44
初筛时间
07-28 10:50
AI 模型
qwen3.7-plus
查看原始日志
JD 分析
jd_analysis
维度评分
dimensions
硬性要求
dimensions.tech_power.raw_score
95
公式 86
公式计算
95*50%/0.55 = 86分
稳定性
dimensions.stability.raw_score
信息不足
薪资匹配
dimensions.salary_match.raw_score
信息不足
节奏匹配
dimensions.pace_match.raw_score
信息不足
简历呈现
dimensions.communication.raw_score
95
公式 9
公式计算
95*5%/0.55 = 9分
硬性要求
high
dimensions.tech_power.resume_fulfillment
95
公式 86
公式计算
95*50%/0.55 = 86分
硕士学历满足要求;具备YOLO图像加速与雷达信号处理经验,熟练掌握Verilog及PCIE等高速接口,但缺乏LVDS/MIPI经验;正式工作年限略欠3年要求,但项目深度与复杂度高度匹配。
稳定性
low
dimensions.stability.resume_fulfillment
信息不足
(50)
仅有一段正式工作经历(2024.7至今约2年),此前为实习,不满足多段经历评估条件,置信度为low。
薪资匹配
low
dimensions.salary_match.resume_fulfillment
信息不足
(50)
简历未提供期望薪资,无法评估匹配度,置信度为low。
节奏匹配
low
dimensions.pace_match.resume_fulfillment
信息不足
(50)
当前位于湖南长沙,未说明是否接受深圳办公、大小周及加班安排,未提供到岗时间,置信度为low。
简历呈现
high
dimensions.communication.resume_fulfillment
95
公式 9
公式计算
95*5%/0.55 = 9分
简历结构清晰,模块划分合理;任职时间、项目职责等关键字段完整;项目描述包含明确的背景、技术动作与落地结果,时间线一致,无矛盾。
综合评分
95
match_score
公式得分
95
公式计算
95*50%/0.55 + 95*5%/0.55 = 95分
简道云原始数据
raw_data
{
"data": {
"_id": "6a63586973368a9c2891ed12",
"_widget_1704704608266": "鲁博",
"_widget_1704704608267": 26,
"_widget_1704704608269": 3,
"_widget_1704704608270": "硕士",
"_widget_1704704608271": "三峡大学",
"_widget_1704704608272": "18527309785",
"_widget_1704704608273": "BOSS",
"_widget_1704704608274": {
"_id": "647839f76375bf0008441284",
"name": "周远泽",
"status": 1,
"type": 0,
"username": "c945b5g9"
},
"_widget_1704704608275": "",
"_widget_1704704608276": "",
"_widget_1704704608277": "",
"_widget_1704704608278": null,
"_widget_1704704608279": "",
"_widget_1704704608280": [],
"_widget_1704704608281": "",
"_widget_1704704608282": "",
"_widget_1704704608283": "",
"_widget_1704704608285": null,
"_widget_1704704608286": "",
"_widget_1704704608287": [],
"_widget_1704704608288": "",
"_widget_1704704608289": "",
"_widget_1704704608290": "",
"_widget_1704704608291": "",
"_widget_1704704608292": "",
"_widget_1704704608293": null,
"_widget_1704704608294": "",
"_widget_1704704635359": [
{
"mime": "application\/pdf",
"name": "【高级FPGA工程师(图像方向)_深圳 25-45K】鲁博 2年.pdf",
"size": 179614,
"url": "https:\/\/files.jiandaoyun.com\/4dfb2feb-bf47-4ac1-a1bf-a8093bbfb49f?attname=%E3%80%90%E9%AB%98%E7%BA%A7FPGA%E5%B7%A5%E7%A8%8B%E5%B8%88%EF%BC%88%E5%9B%BE%E5%83%8F%E6%96%B9%E5%90%91%EF%BC%89_%E6%B7%B1%E5%9C%B3%2025-45K%E3%80%91%E9%B2%81%E5%8D%9A%202%E5%B9%B4.pdf&e=1786193999&token=IAM-0WcXoIsrkVmXepo5BSXTXDcIPX-DF4zkUslHbLwm:16wiFo5ZkqF86J69cyOHYEsHPbs="
}
],
"_widget_1704705395354": null,
"_widget_1704705899099": "电子信息",
"_widget_1704705899109": "",
"_widget_1704718033203": "FPGA工程师-深圳",
"_widget_1704718033204": "社招",
"_widget_1704779860282": "",
"_widget_1704855805795": "男",
"_widget_1706153011134": "",
"_widget_1706153011156": "威固信息技术(衢州)股份有限公司",
"_widget_1706153011217": "",
"_widget_1720711567551": [
{
"_id": "647839f76375bf0008441283",
"name": "杨心杰",
"status": 1,
"type": 0,
"username": "e3378688"
}
],
"_widget_1721375917604": "鲁博男硕士三峡大学FPGA工程师-深圳社招",
"_widget_1731502958976": "",
"_widget_1731502958994": null,
"_widget_1743072552905": "",
"_widget_1743072552935": null,
"_widget_1743072552936": [],
"_widget_1743072552937": "",
"_widget_1743072552939": "",
"_widget_1743072552940": "",
"_widget_1743072552941": "",
"_widget_1743072552942": "",
"_widget_1743072552943": "",
"_widget_1753798296629": "CV202607-0205",
"_widget_1760677695459": "普通一本",
"_widget_1776678018163": [
"任职稳定"
],
"_widget_1777201607720": "",
"_widget_1783274570764": "6a4ab01f3f468d2be95ae4a8",
"_widget_1783274570782": "HC2026070605",
"_widget_1783274570800": "67adaef1fe156cbf02573142",
"_widget_1783274570818": "",
"_widget_1783274570873": "普通",
"_widget_1783274570911": "深圳-源政创业大厦",
"_widget_1784175877176": "",
"appId": "659bb2f7c22c02cc7f03d5f1",
"createTime": "2026-07-24T12:19:53.164Z",
"creator": {
"_id": "647839f76375bf0008441284",
"name": "周远泽",
"status": 1,
"type": 0,
"username": "c945b5g9"
},
"deleteTime": null,
"deleter": null,
"entryId": "659bba60a3358f100c190a78",
"flowState": 0,
"formName": "简历库",
"updateTime": "2026-07-24T12:19:53.166Z",
"updater": {
"_id": "647839f76375bf0008441284",
"name": "周远泽",
"status": 1,
"type": 0,
"username": "c945b5g9"
}
},
"op": "data_create",
"opTime": 1784895593164
}