返回列表
杨
杨鸿伟resume_parse_logs.name
初筛完成 1-6a8518d1-15ff36-fa64ef0c226b
18043694356resume_parse_logs.phone
本科 · 江南大学resume_fetch_logs.raw_data.data._widget_1704704608270 / resume_fetch_logs.raw_data.data._widget_1704704608271
FPGA工程师-深圳
resume_fetch_logs.raw_data.data._widget_1704718033203
下载简历
综合评分
78
match_score
公式得分
78
公式计算
95*50%/0.75 + 30*20%/0.75 + 95*5%/0.75 = 78分
推荐结论:待定
recommendation
关键优势
summary.key_strengths
- 熟练掌握Verilog及PCIE/LVDS/SerDes等高速接口开发
- 具备大规模电路逻辑设计及复杂时序问题解决经验
- 拥有多个已投片/流片级复杂项目的全栈开发与原型验证经验
主要顾虑
summary.key_concerns
- 缺乏图像处理/信号处理算法FPGA开发的直接经验
- 最近一段任职时间较短,历史平均任职年限偏低,稳定性风险较高
- 现居北京,未明确是否接受深圳工作及大小周高强度节奏
推荐总结
summary.recommendation_summary
技术能力突出但专项经验略有偏差,稳定性存在较高风险,综合匹配度良好,建议进一步核实其图像/信号算法经验深度及异地工作意愿后推进。
JD 要求
dimensions.tech_power.jd_requirement
硬性要求
3年以上图像处理/信号处理算法FPGA开发经验,熟练掌握Verilog,熟悉MIPI/PCIE/USB/LVDS等高速接口,具备大规模逻辑设计及时序解决能力,英文文档阅读能力。
简历满足情况
high
dimensions.tech_power.resume_fulfillment
95
公式 63
公式计算
95*50%/0.75 = 63分
熟练掌握Verilog,具备PCIE/LVDS/SerDes等高速接口及大规模逻辑设计经验,英文CET6。但缺乏图像处理/信号处理算法的直接FPGA开发经验,主要为数字前端及原型验证。
JD 要求
dimensions.stability.jd_requirement
稳定性
未明确说明,默认评估历史任职稳定性。
简历满足情况
high
dimensions.stability.resume_fulfillment
30
公式 8
公式计算
30*20%/0.75 = 8分
共3段正式工作,最近一段任职约10个月(<=12个月),前两段分别为28个月和11个月,历史平均任职约1.6年(<=2年),稳定性风险较高。
JD 要求
dimensions.salary_match.jd_requirement
薪资匹配
22-30K
简历满足情况
low
dimensions.salary_match.resume_fulfillment
信息不足
(50)
候选人未提供期望薪资,信息缺失。
JD 要求
dimensions.pace_match.jd_requirement
节奏匹配
深圳工作,大小周(早9晚9),能接受研发攻关期加班。
简历满足情况
low
dimensions.pace_match.resume_fulfillment
信息不足
(50)
现居北京昌平,未明确是否接受异地、大小周及高强度加班,信息缺失。
JD 要求
dimensions.communication.jd_requirement
简历呈现
无直接要求,评估简历呈现质量。
简历满足情况
high
dimensions.communication.resume_fulfillment
95
公式 6
公式计算
95*5%/0.75 = 6分
简历结构清晰,模块完整,项目经历详细说明了背景、动作与结果,技能与经历一致,呈现质量高。
处理概览
当前状态
初筛完成
投递时间
08-19 10:45:45
初筛时间
08-19 02:48
AI 模型
qwen3.7-plus
查看原始日志
JD 分析
jd_analysis
维度评分
dimensions
硬性要求
dimensions.tech_power.raw_score
95
公式 63
公式计算
95*50%/0.75 = 63分
稳定性
dimensions.stability.raw_score
30
公式 8
公式计算
30*20%/0.75 = 8分
薪资匹配
dimensions.salary_match.raw_score
信息不足
节奏匹配
dimensions.pace_match.raw_score
信息不足
简历呈现
dimensions.communication.raw_score
95
公式 6
公式计算
95*5%/0.75 = 6分
硬性要求
high
dimensions.tech_power.resume_fulfillment
95
公式 63
公式计算
95*50%/0.75 = 63分
熟练掌握Verilog,具备PCIE/LVDS/SerDes等高速接口及大规模逻辑设计经验,英文CET6。但缺乏图像处理/信号处理算法的直接FPGA开发经验,主要为数字前端及原型验证。
稳定性
high
dimensions.stability.resume_fulfillment
30
公式 8
公式计算
30*20%/0.75 = 8分
共3段正式工作,最近一段任职约10个月(<=12个月),前两段分别为28个月和11个月,历史平均任职约1.6年(<=2年),稳定性风险较高。
薪资匹配
low
dimensions.salary_match.resume_fulfillment
信息不足
(50)
候选人未提供期望薪资,信息缺失。
节奏匹配
low
dimensions.pace_match.resume_fulfillment
信息不足
(50)
现居北京昌平,未明确是否接受异地、大小周及高强度加班,信息缺失。
简历呈现
high
dimensions.communication.resume_fulfillment
95
公式 6
公式计算
95*5%/0.75 = 6分
简历结构清晰,模块完整,项目经历详细说明了背景、动作与结果,技能与经历一致,呈现质量高。
综合评分
78
match_score
公式得分
78
公式计算
95*50%/0.75 + 30*20%/0.75 + 95*5%/0.75 = 78分
简道云原始数据
raw_data
{
"data": {
"_id": "6a8518d109d1a7a1bd3e1aaa",
"_widget_1704704608266": "杨鸿伟",
"_widget_1704704608267": 26,
"_widget_1704704608269": 4.2,
"_widget_1704704608270": "本科",
"_widget_1704704608271": "江南大学",
"_widget_1704704608272": "18043694356",
"_widget_1704704608273": "BOSS",
"_widget_1704704608274": {
"_id": "6a41ca9408e9d74d8d3e7f56",
"name": "唐汇沙",
"status": 1,
"type": 0,
"username": "adb78383"
},
"_widget_1704704608275": "",
"_widget_1704704608276": "",
"_widget_1704704608277": "",
"_widget_1704704608278": null,
"_widget_1704704608279": "",
"_widget_1704704608280": [],
"_widget_1704704608281": "",
"_widget_1704704608282": "",
"_widget_1704704608283": "",
"_widget_1704704608285": null,
"_widget_1704704608286": "",
"_widget_1704704608287": [],
"_widget_1704704608288": "",
"_widget_1704704608289": "",
"_widget_1704704608290": "",
"_widget_1704704608291": "",
"_widget_1704704608292": "",
"_widget_1704704608293": null,
"_widget_1704704608294": "",
"_widget_1704704635359": [
{
"mime": "application\/pdf",
"name": "【fpga工程师_深圳 30-45K】杨鸿伟 4年.pdf",
"size": 339679,
"url": "https:\/\/files.jiandaoyun.com\/07385930-5acc-427c-8b25-ac6c7de9732f?attname=%E3%80%90fpga%E5%B7%A5%E7%A8%8B%E5%B8%88_%E6%B7%B1%E5%9C%B3%2030-45K%E3%80%91%E6%9D%A8%E9%B8%BF%E4%BC%9F%204%E5%B9%B4.pdf&e=1788404399&token=IAM-0WcXoIsrkVmXepo5BSXTXDcIPX-DF4zkUslHbLwm:UkNS3ot_hQ-MYWsB8xafZkA65_A="
}
],
"_widget_1704705395354": null,
"_widget_1704705899099": "微电子",
"_widget_1704705899109": "",
"_widget_1704718033203": "FPGA工程师-深圳",
"_widget_1704718033204": "社招",
"_widget_1704779860282": "",
"_widget_1704855805795": "男",
"_widget_1706153011134": "",
"_widget_1706153011156": "",
"_widget_1706153011217": "",
"_widget_1720711567551": [
{
"_id": "647839f76375bf0008441283",
"name": "杨心杰",
"status": 1,
"type": 0,
"username": "e3378688"
}
],
"_widget_1721375917604": "杨鸿伟男本科江南大学FPGA工程师-深圳社招",
"_widget_1731502958976": "",
"_widget_1731502958994": null,
"_widget_1743072552905": "",
"_widget_1743072552935": null,
"_widget_1743072552936": [],
"_widget_1743072552937": "",
"_widget_1743072552939": "",
"_widget_1743072552940": "",
"_widget_1743072552941": "",
"_widget_1743072552942": "",
"_widget_1743072552943": "",
"_widget_1753798296629": "CV202608-0145",
"_widget_1760677695459": "211\/双一流",
"_widget_1776678018163": [
"踏实肯干"
],
"_widget_1777201607720": "",
"_widget_1783274570764": "6a4ab01f3f468d2be95ae4a8",
"_widget_1783274570782": "HC2026070605",
"_widget_1783274570800": "67adaef1fe156cbf02573142",
"_widget_1783274570818": "",
"_widget_1783274570873": "普通",
"_widget_1783274570911": "深圳-源政创业大厦",
"_widget_1784175877176": "",
"_widget_1785756419054": 0,
"_widget_1786789696354": [],
"_widget_1787067583163": "",
"appId": "659bb2f7c22c02cc7f03d5f1",
"createTime": "2026-08-19T02:45:37.272Z",
"creator": {
"_id": "6a41ca9408e9d74d8d3e7f56",
"name": "唐汇沙",
"status": 1,
"type": 0,
"username": "adb78383"
},
"deleteTime": null,
"deleter": null,
"entryId": "659bba60a3358f100c190a78",
"flowState": 0,
"formName": "简历库",
"updateTime": "2026-08-19T02:45:37.274Z",
"updater": {
"_id": "6a41ca9408e9d74d8d3e7f56",
"name": "唐汇沙",
"status": 1,
"type": 0,
"username": "adb78383"
}
},
"op": "data_create",
"opTime": 1787107537272
}