返回列表
胡
胡文瀚resume_parse_logs.name
初筛完成 1-6a8d0e71-15eb4d-d186c49c6982
13767109056resume_parse_logs.phone
硕士 · 伦敦大学学院resume_fetch_logs.raw_data.data._widget_1704704608270 / resume_fetch_logs.raw_data.data._widget_1704704608271
FPGA工程师-深圳
resume_fetch_logs.raw_data.data._widget_1704718033203
下载简历
综合评分
82
match_score
公式得分
83
公式计算
85*50%/0.75 + 75*20%/0.75 + 95*5%/0.75 = 83分
推荐结论:强烈推荐
recommendation
关键优势
summary.key_strengths
- FPGA逻辑设计与复杂时序问题解决能力突出,具备高可靠数据链路经验
- 项目成果数据详实,具备自动化验证与全流程开发经验
主要顾虑
summary.key_concerns
- 实际FPGA专项经验为2年4个月,略低于3年要求
- 缺乏MIPI、LVDS等视觉相机常用高速接口经验
推荐总结
summary.recommendation_summary
技术能力高度匹配且项目经验丰富,综合评分达到strong_approve标准,建议推进面试以核实专项经验深度及缺失接口经验。
JD 要求
dimensions.tech_power.jd_requirement
硬性要求
3年以上图像/信号处理FPGA经验,熟练Verilog,熟悉MIPI/PCIE/USB/LVDS,大规模逻辑设计与复杂时序处理,英文文档阅读。
简历满足情况
high
dimensions.tech_power.resume_fulfillment
85
公式 57
公式计算
85*50%/0.75 = 57分
熟练掌握Verilog,具备复杂时序收敛与跨die处理经验;熟悉PCIe、千兆网等接口,但缺乏MIPI/USB/LVDS经验;实际FPGA经验2年4个月,略低于3年要求;具备英国留学背景,英文能力良好。
JD 要求
dimensions.stability.jd_requirement
稳定性
未明确说明,默认评估任职稳定性。
简历满足情况
medium
dimensions.stability.resume_fulfillment
75
公式 20
公式计算
75*20%/0.75 = 20分
最近一段正式工作(新凯来集团)任职28个月,超过24个月,视为稳定。
JD 要求
dimensions.salary_match.jd_requirement
薪资匹配
22-30K
简历满足情况
low
dimensions.salary_match.resume_fulfillment
信息不足
(50)
候选人未提供期望薪资,信息缺失。
JD 要求
dimensions.pace_match.jd_requirement
节奏匹配
深圳,大小周(早9晚9),接受研发攻关期加班。
简历满足情况
low
dimensions.pace_match.resume_fulfillment
信息不足
(50)
候选人未说明当前城市、是否接受大小周及加班安排,信息缺失。
JD 要求
dimensions.communication.jd_requirement
简历呈现
无直接要求,评估简历呈现质量。
简历满足情况
high
dimensions.communication.resume_fulfillment
95
公式 6
公式计算
95*5%/0.75 = 6分
简历结构清晰,模块完整,项目描述包含背景、职责与量化成果(如时延<2µs、吞吐量16GB),专业度高。
处理概览
当前状态
初筛完成
投递时间
08-25 11:39:31
初筛时间
08-25 03:40
AI 模型
qwen3.7-plus
查看原始日志
JD 分析
jd_analysis
维度评分
dimensions
硬性要求
dimensions.tech_power.raw_score
85
公式 57
公式计算
85*50%/0.75 = 57分
稳定性
dimensions.stability.raw_score
75
公式 20
公式计算
75*20%/0.75 = 20分
薪资匹配
dimensions.salary_match.raw_score
信息不足
节奏匹配
dimensions.pace_match.raw_score
信息不足
简历呈现
dimensions.communication.raw_score
95
公式 6
公式计算
95*5%/0.75 = 6分
硬性要求
high
dimensions.tech_power.resume_fulfillment
85
公式 57
公式计算
85*50%/0.75 = 57分
熟练掌握Verilog,具备复杂时序收敛与跨die处理经验;熟悉PCIe、千兆网等接口,但缺乏MIPI/USB/LVDS经验;实际FPGA经验2年4个月,略低于3年要求;具备英国留学背景,英文能力良好。
稳定性
medium
dimensions.stability.resume_fulfillment
75
公式 20
公式计算
75*20%/0.75 = 20分
最近一段正式工作(新凯来集团)任职28个月,超过24个月,视为稳定。
薪资匹配
low
dimensions.salary_match.resume_fulfillment
信息不足
(50)
候选人未提供期望薪资,信息缺失。
节奏匹配
low
dimensions.pace_match.resume_fulfillment
信息不足
(50)
候选人未说明当前城市、是否接受大小周及加班安排,信息缺失。
简历呈现
high
dimensions.communication.resume_fulfillment
95
公式 6
公式计算
95*5%/0.75 = 6分
简历结构清晰,模块完整,项目描述包含背景、职责与量化成果(如时延<2µs、吞吐量16GB),专业度高。
综合评分
82
match_score
公式得分
83
公式计算
85*50%/0.75 + 75*20%/0.75 + 95*5%/0.75 = 83分
简道云原始数据
raw_data
{
"data": {
"_id": "6a8d0e71b0aa605ecb1303e7",
"_widget_1704704608266": "胡文瀚",
"_widget_1704704608267": 28,
"_widget_1704704608269": 2.7,
"_widget_1704704608270": "硕士",
"_widget_1704704608271": "伦敦大学学院",
"_widget_1704704608272": "13767109056",
"_widget_1704704608273": "BOSS",
"_widget_1704704608274": {
"_id": "647839f76375bf0008441284",
"name": "周远泽",
"status": 1,
"type": 0,
"username": "c945b5g9"
},
"_widget_1704704608275": "",
"_widget_1704704608276": "",
"_widget_1704704608277": "",
"_widget_1704704608278": null,
"_widget_1704704608279": "",
"_widget_1704704608280": [],
"_widget_1704704608281": "",
"_widget_1704704608282": "",
"_widget_1704704608283": "",
"_widget_1704704608285": null,
"_widget_1704704608286": "",
"_widget_1704704608287": [],
"_widget_1704704608288": "",
"_widget_1704704608289": "",
"_widget_1704704608290": "",
"_widget_1704704608291": "",
"_widget_1704704608292": "",
"_widget_1704704608293": null,
"_widget_1704704608294": "",
"_widget_1704704635359": [
{
"mime": "application\/pdf",
"name": "简历_FPGA_胡文瀚_V1_1.pdf",
"size": 109156,
"url": "https:\/\/files.jiandaoyun.com\/a6819d71-a20a-45ca-9042-441c21c3acab?attname=%E7%AE%80%E5%8E%86_FPGA_%E8%83%A1%E6%96%87%E7%80%9A_V1_1.pdf&e=1788926399&token=IAM-0WcXoIsrkVmXepo5BSXTXDcIPX-DF4zkUslHbLwm:OiNX48ZSm9M971LOlPHnN452ZCo="
}
],
"_widget_1704705395354": null,
"_widget_1704705899099": "电气与电子工程",
"_widget_1704705899109": "",
"_widget_1704718033203": "FPGA工程师-深圳",
"_widget_1704718033204": "社招",
"_widget_1704779860282": "",
"_widget_1704855805795": "男",
"_widget_1706153011134": "",
"_widget_1706153011156": "新凯来",
"_widget_1706153011217": "",
"_widget_1720711567551": [
{
"_id": "647839f76375bf0008441283",
"name": "杨心杰",
"status": 1,
"type": 0,
"username": "e3378688"
}
],
"_widget_1721375917604": "胡文瀚男硕士伦敦大学学院FPGA工程师-深圳社招",
"_widget_1731502958976": "",
"_widget_1731502958994": null,
"_widget_1743072552905": "",
"_widget_1743072552935": null,
"_widget_1743072552936": [],
"_widget_1743072552937": "",
"_widget_1743072552939": "",
"_widget_1743072552940": "",
"_widget_1743072552941": "",
"_widget_1743072552942": "",
"_widget_1743072552943": "",
"_widget_1753798296629": "CV202608-0187",
"_widget_1760677695459": "985",
"_widget_1776678018163": [],
"_widget_1777201607720": "",
"_widget_1783274570764": "6a4ab01f3f468d2be95ae4a8",
"_widget_1783274570782": "HC2026070605",
"_widget_1783274570800": "67adaef1fe156cbf02573142",
"_widget_1783274570818": "",
"_widget_1783274570873": "普通",
"_widget_1783274570911": "深圳-源政创业大厦",
"_widget_1784175877176": "",
"_widget_1785756419054": 0,
"_widget_1786789696354": [],
"_widget_1787067583163": "",
"appId": "659bb2f7c22c02cc7f03d5f1",
"createTime": "2026-08-25T03:39:29.486Z",
"creator": {
"_id": "647839f76375bf0008441284",
"name": "周远泽",
"status": 1,
"type": 0,
"username": "c945b5g9"
},
"deleteTime": null,
"deleter": null,
"entryId": "659bba60a3358f100c190a78",
"flowState": 0,
"formName": "简历库",
"updateTime": "2026-08-25T03:39:29.488Z",
"updater": {
"_id": "647839f76375bf0008441284",
"name": "周远泽",
"status": 1,
"type": 0,
"username": "c945b5g9"
}
},
"op": "data_create",
"opTime": 1787629169486
}